TMS320 C6000DSP结构原理与硬件设计PDF电子书下载

第1章 TMS320 C6000系列DSP简介 1

1.1 概述 1

1.2 C6000 DSP的定点和浮点系列及代码兼容性 2

1.3 TMS320 C6000 DSP技术特征 6

1.3.1 高度并行的CPU结构 6

1.3.2 灵活的存储器配置 7

1.3.3 丰富的外设模块 8

1.4 本书的结构安排与导读 14

第2章 中央处理单元CPU工作原理分析 16

2.1 CPU的组成单元 16

2.2 CPU的程序执行机构——数据通道 17

2.2.1 通用寄存器组A和B 20

2.2.2 功能单元与指令映射 20

2.2.3 寄存器组交叉路径 23

2.2.4 数据存储器的读取和存储路径 23

2.2.5 数据地址路径与寻址方式 23

2.3 CPU的取指、译码与分配机制——流水线操作 24

2.3.1 取指阶段 24

2.3.2 译码阶段 26

2.3.3 执行阶段 26

2.4 控制寄存器 30

2.5 中断控制与中断选择 33

2.5.1 中断类型与优先级 33

2.5.2 有关中断的控制寄存器 34

2.5.3 中断服务表 36

2.5.4 中断选择 39

第3章 C6000 DSP内部存储器结构分析 43

3.1 C6000 CSP的存储器映射 43

3.2 C620X/C670X DSP片内存储器结构 46

3.2.1 片内程序存储器的管理与工作模式 46

3.2.2 C620X/C670X DSP的片内数据存储器 49

3.3 C621X/C671X DSP片内分层的存储器结构 51

3.3.1 第一级数据缓存L1D 52

3.3.2 第一级程序缓存L1P 54

3.3.3 第二级存储器L2 55

3.4 存储器的控制寄存器 58

3.5 高速缓存的管理 61

第4章 增强的直接存储器访问EDMA结构与原理 62

4.1 EDMA概述 62

4.1.1 直接存储器访问 62

4.1.2 增强型直接存储器访问 64

4.2 EDMA基本结构 65

4.2.1 EDMA的组成 65

4.2.2 参数RAM体说明 66

4.3 EDMA控制寄存器 69

4.3.1 EDMA事件选择寄存器ESEL0/1/3 70

4.3.2 EDMA优先级队列状态寄存器PQSR 73

4.3.3 EDMA通道中断挂起寄存器CIPR 74

4.3.4 EDMA通道中断使能寄存器CIER 74

4.3.5 EDMA通道链接使能寄存器CCER 75

4.3.6 EDMA事件寄存器ER 75

4.3.7 EDMA事件使能寄存器EER 76

4.3.8 EDMA事件清除寄存器ECR 77

4.3.9 EDMA事件设置寄存器ESR 78

4.4 EDMA的传输过程 78

4.4.1 EDMA的初始化与启动 78

4.4.2 EDMA传输的同步控制 79

4.4.3 EDMA传输的类型 80

4.4.4 单元大小和计数更新 83

4.4.5 源地址／目的地址更新 84

4.4.6 链接和终止一个EDMA传输 87

4.4.7 EDMA的性能分析 90

4.5 快速直接存储器访问工作原理 90

4.5.1 初始化一个QDMA传输 90

4.5.2 QDMA寄存器 91

4.5.3 QDMA性能分析和优先级 92

4.6 EDMA应用实例 92

4.6.1 单元同步的一维到一维数据传输 93

4.6.2 阵列同步的二维到二维数据传输 94

4.6.3 块同步的一维到二维数据传输 94

第5章 外部存储器接口EMIF结构原理与使用 96

5.1 EMIF概述 96

5.2 EMIF接口信号与说明 98

5.3 EMIF的控制寄存器 101

5.3.1 EMIF全局控制寄存器GBLCTL 102

5.3.2 EMIF CE空间控制寄存器CECTL0～3 103

5.3.3 EMIF SDRAM控制寄存器SDCTL 105

5.3.4 EMIF SDRAM时序控制寄存器SDTIM 106

5.3.5 EMIF SDRAM扩展寄存器SDEXT 107

5.4 EMIF与存储器的接口及时序说明 109

5.4.1 存储器宽度 109

5.4.2 EMIF存储请求优先级 110

5.4.3 EMIF的SDRAM接口及时序说明 110

5.4.4 EMIF的SBSRAM接口及时序说明 119

5.4.5 EMIF的ASRAM接口 120

5.5 EMIF使用实例 122

5.5.1 EMIF与异步FIFO存储器的接口实例 122

5.5.2 EMIF与FLASH存储器接口实例 124

第6章 主机接口HPI的结构原理与应用 126

6.1 HPI概述 126

6.2 HPI的结构与外部引脚描述 128

6.3 HPI的寄存器 132

6.3.1 HPI数据寄存器HPID 133

6.3.2 HPI地址寄存器HPIA 133

6.3.3 HPI控制寄存器HPIC 133

6.4 HPI总线时序 135

6.4.1 HPID读时序 135

6.4.2 HPID写时序 137

6.4.3 HPIC和HPIA存取时序 139

6.5 HPI的操作过程 139

6.5.1 HPIC和HPIA初始化 139

6.5.2 固定地址模式下的HPID读访问 140

6.5.3 地址自增模式下的HPID读操作 141

6.5.4 固定地址模式下的HPID写操作 142

6.5.5 地址自增模式下的HPID写操作 143

6.5.6 主机与DSP的相互中断 144

6.6 HPI的应用实例 145

6.6.1 MPC860与HPI的引脚连接 145

6.6.2 MPC680的寄存器配置 146

6.6.3 MPC680到HPI的时序确认 148

第7章 多通道缓冲串行口McBSP结构原理与应用 152

7.1 McBSP概述 152

7.2 McBSP结构原理 154

7.2.1 引脚说明 155

7.2.2 时钟与帧同步产生 156

7.2.3 采样率发生器 159

7.3 McBSP的寄存器 160

7.3.1 串行口控制寄存器SPCR 160

7.3.2 接收控制寄存器RCR 164

7.3.3 发送控制寄存器XCR 166

7.3.4 采样率发生器寄存器SRGR 168

7.3.5 多通道控制寄存器MCR 169

7.3.6 接收通道使能寄存器RCER 172

7.3.7 发送通道使能寄存器XCER 173

7.3.8 增强的接收通道使能寄存器RCERE0～3 174

7.3.9 增强的发送通道使能寄存器XCERE0～3 176

7.3.10 引脚控制寄存器PCR 179

7.3.11 数据接收寄存器DRR 182

7.3.12 数据发送寄存器DXR 182

7.4 McBSP的标准操作 183

7.4.1 初始化过程 184

7.4.2 接收操作 188

7.4.3 发送操作 188

7.4.4 中断产生 190

7.5 McBSP的μ-律与A-律压扩原理 191

7.5.1 压扩内部数据 192

7.5.2 位顺序 192

7.6 McBSP应用 193

7.6.1 McBSP的主从模式应用 193

7.6.2 应用实例 196

第8章 多通道音频串行口McASP结构原理与应用 204

8.1 McASP概述 204

8.2 McASP结构与引脚 208

8.2.1 McASP的时钟 209

8.2.2 发送和接收时钟 209

8.2.3 帧同步信号发生器 211

8.2.4 串行器模块 212

8.2.5 格式化单元 213

8.2.6 状态机 215

8.2.7 TDM成序器 215

8.2.8 时钟检查电路 215

8.2.9 引脚控制 215

8.3 McASP的寄存器 218

8.3.1 寄存器总表 218

8.3.2 全局控制寄存器GBLCTL 221

8.3.3 音频模式控制寄存器AMUTE 223

8.3.4 外围识别寄存器PID 225

8.3.5 数字环回控制寄存器DLBCTL 225

8.3.6 数字模式控制寄存器DITCTL 226

8.3.7 串行控制寄存器SRCTLn 227

8.3.8 电源关闭和仿真管理寄存器PWRDEMU 228

8.3.9 有关引脚功能与说明的寄存器 229

8.3.10 有关接收部分的寄存器 239

8.3.11 有关发送部分的寄存器 251

8.3.12 有关通道的寄存器 264

8.4 McASP的操作 266

8.4.1 设置与初始化 266

8.4.2 传输模式与反馈模式 269

8.4.3 数据的发送与接收 274

8.4.4 中断与出错管理 280

8.5 McASP的应用例子 288

第9章 定时器结构与工作原理 290

9.1 定时器功能概述 290

9.2 定时器的有关寄存器 292

9.3 定时器的结构与工作原理 294

9.3.1 定时器的引脚 295

9.3.2 定时器时钟源的选择 295

9.3.3 定时器的计数原理 296

9.3.4 定时器脉冲产生模式 296

9.3.5 定时器的中断与EDMA同步事件的产生 297

9.4 定时器的使用方法 297

9.4.1 定时器的复位与使能计数 297

9.4.2 定时器的配置 298

9.4.3 使用定时器的几点特殊考虑 298

9.4.4 定时器的仿真操作 299

第10章 I2C模块的原理与使用 300

10.1 I2C模块的特点 300

10.2 I2C模块的组成结构 303

10.3 I2C模块的寄存器 304

10.3.1 I2C主地址寄存器I2COAR 305

10.3.2 I2C从地址寄存器I2CSAR 305

10.3.3 I2C模式寄存器I2CMDR 306

10.3.4 I2C状态寄存器I2CSTR 310

10.3.5 中断使能寄存器I2CIER和中断源寄存器I2CISR 313

10.3.6 预比例分频计数器I2CPSC 314

10.3.7 时钟分频值寄存器I2CCLKL和I2CCLKH 315

10.3.8 数据计数寄存器I2CCNT 316

10.3.9 集成外设类型识别寄存器I2CPID1和I2CPID2 316

10.3.10 数据接收寄存器I2CDRR和数据发送寄存器I2CDXR 317

10.4 操作模式 318

10.5 数据有效性与起始和停止条件 319

10.6 串行数据格式 320

10.6.1 7位寻址格式 321

10.6.2 10位寻址格式 321

10.6.3 自由数据格式 321

10.6.4 可重复的起始条件 322

10.7 仲裁 322

10.8 时钟产生与时钟同步 323

10.8.1 时钟产生 323

10.8.2 时钟同步 323

10.9 I2C模块产生的中断请求与EDMA事件 324

10.9.1 I2C模块产生的中断请求 324

10.9.2 I2C模块产生的EDMA事件 326

10.10 I2C模块的使用指导 326

第11章 通用目的输入输出GPIO的功能分析 328

11.1 GPIO引脚与组成 328

11.2 GPIO模块对引脚的处理 330

11.3 GPIO的CPU中断和EDMA事件产生方式 333

11.3.1 有关的GPIO寄存器 334

11.3.2 直接通过模式 337

11.3.3 逻辑运算模式 338

11.3.4 逻辑输出GPINT的外部使用 341

11.4 GPIO的中断和事件产生 342

第12章 外围设备互连PCI接口原理 343

12.1 TMS320 C6000 DSP的PCI端口概述 343

12.2 PCI结构 345

12.3 PCI寄存器 347

12.3.1 PCI配置寄存器 347

12.3.2 I/O寄存器 350

12.3.3 存储器映射寄存器 353

12.4 PCI的4种数据传输方式 363

12.4.1 DSP主设备读操作 363

12.4.2 DSP主设备写操作 364

12.4.3 DSP从设备读操作 364

12.4.4 DSP从设备写操作 365

12.5 PCI的复位、中断与自举 365

12.5.1 PCI的复位 365

12.5.2 PCI中断与状态报告 365

12.5.3 PCI的出错处理 366

12.5.4 PCI的自举 367

第13章 扩展总线XBUS的原理和应用 369

13.1 概述 369

13.2 扩展总线的结构 370

13.3 扩展总线寄存器 373

13.3.1 扩展总线全局控制寄存器XBGC 374

13.3.2 扩展总线XCE空间控制寄存器XCECTL 375

13.3.3 扩展总线主机接口控制寄存器XBHC 376

13.3.4 扩展总线内部主设备地址寄存器XBIMA 377

13.3.5 扩展总线外部地址寄存器XBEA 377

13.3.6 扩展总线数据寄存器XBD 378

13.3.7 扩展总线内部从设备地址寄存器XBISA 378

13.4 扩展总线I/O操作模式 379

13.5 扩展总线主机操作模式 384

13.5.1 同步主设备端口模式 384

13.5.2 异步主机端口模式 391

13.6 扩展总线仲裁 392

13.7 扩展总线的应用举例 393

13.7.1 MPC68360与扩展总线的连接 393

13.7.2 MPC68360的寄存器配置 395

13.7.3 时序验证 397

第14章 锁相环控制器和节能模式的工作原理 400

14.1 PLL控制器的结构与工作原理 400

14.1.1 PLL控制器的组成结构 400

14.1.2 PLL控制器的工作原理 401

14.1.3 PLL控制器的寄存器 404

14.1.4 PLL的配置方法 408

14.2 节能模式 409

14.2.1 节能模式描述 410

14.2.2 节电模式的触发与唤醒 411

14.2.3 TMS320 C6202B/C6203B DSP外设的节电模式 412

第15章 C6000 DSP应用系统的硬件设计 414

15.1 C6000 DSP应用系统的组成框图 414

15.1.1 C6000 DSP应用系统的时钟设计 415

15.1.2 C6000 DSP应用系统的电源设计 421

15.2 基于C6713的HFC网络反向通道噪声频谱实时监测系统 426

15.2.1 前端信号调理电路 427

15.2.2 A/D采样电路 428

15.2.3 用FPGA实现FIFO和系统的逻辑控制 428

15.2.4 DSP存储系统的扩展 432

15.2.5 DSP与ARM的数据通信 433

15.2.6 时钟、电源和复位电路 436

15.2.7 系统调试 436

15.3 TMS320 C6000 DSP应用系统组成框图 438

15.3.1 超声系统 438

15.3.2 网络安全视频监视系统 438

15.3.3 核磁共振成像系统 440

15.3.3 指纹生物特征识别系统 441

附录 TMS320 C6713 DSP分组信号描述 443

参考文献 459