锁相与频率合成技术PDF电子书下载

第1章　概述 1

1.1　锁相与频率合成的基本概念 1

1.2　频率合成的方式和特点 2

1.3　锁相与频率合成技术的发展 5

第2章　锁相环路的工作原理 7

2.1　环路的基本工作原理 7

2.1.1　锁相的基本概念 7

2.1.2　锁相环的构成 7

2.1.3　环路的工作过程 8

2.2　锁相环路的相位模型 9

2.2.1　鉴相器的相位模型 10

2.2.2　压控振荡器的相位模型 11

2.2.3　环路滤波器模型 12

2.2.4　环路的相位模型与动态方程 16

2.3　锁相环路的传递函数 18

2.3.1　环路方程的线性化 18

2.3.2　线性环路的传递函数 19

第3章　锁相环路的性能 22

3.1　锁相环路的线性跟踪性能 22

3.1.1　环路的频率响应 22

3.1.2　环路对典型输入相位的跟踪性能 29

3.2　锁相环路的稳定性 37

3.2.1　环路稳定性判据 38

3.2.2　常用二阶环的稳定性 39

3.3　锁相环路的捕获特性 41

3.3.1　环路捕获的性能指标与分析方法 41

3.3.2　一阶环的捕获过程 43

3.3.3　二阶环的捕获过程 45

3.3.4　辅助捕捉方法 49

3.4　锁相环路的噪声性能分析 52

3.4.1　输入加性噪声的环路相位模型 53

3.4.2　环路对加性噪声的线性过滤性能 56

3.4.3　存在输入噪声环路的非线性性能 60

第4章　锁相环路的应用 67

4.1　在调制解调技术中的应用 67

4.1.1　锁相调制器 67

4.1.2　调频调相解调器 68

4.1.3　同步检波器 69

4.1.4　抑制载波的相干解调器 71

4.2　在载波提取与位同步技术中的应用 72

4.2.1　相干载波提取锁相环 73

4.2.2　位同步锁相环 74

4.3　在测速与测距技术中的应用 77

4.3.1　锁相接收机 78

4.3.2　跟踪测距锁相环 82

第5章　频率合成的方案 89

5.1　频漂抵消合成法 89

5.2　脉冲取样锁相环 92

5.3　数字单环频率合成器 95

5.3.1　单环合成器的相位模型 96

5.3.2　单环合成器的杂散干扰 97

5.3.3　单环合成器的噪声分析 103

5.3.4　混频环 104

5.4　多环数字频率合成器 106

5.4.1　双环数字频率合成器 106

5.4.2　三环数字频率合成器 109

第6章　锁相频率合成器的基本电路 114

6.1　鉴相器 114

6.1.1　二极管平衡鉴相器 114

6.1.2　取样保持鉴相器 117

6.1.3　开关型鉴相器 120

6.1.4　鉴频鉴相器 122

6.2　压控振荡器 126

6.2.1　压控振荡器的主要技术指标 126

6.2.1　LC压控振荡器 127

6.2.2　晶体压控振荡器 132

6.3　可变分频器 134

6.3.1　可变分频器的主要技术指标 134

6.3.2　可变分频器的工作原理 135

6.3.3 提高可变分频器速度的方法 139

6.3.4　减法可变分频器 141

6.3.5　吞脉冲技术 144

第7章　小数分频频率合成器 150

7.1　小数分频合成器的工作原理 150

7.1.1　小数分频器的实现方法 151

7.1.2　双模分频器控制信号的产生 151

7.1.3　小数分频环中鉴相器的输出电压 154

7.2　改善输出频谱纯度 157

7.2.1　可变延迟法 157

7.2.2　模拟相位补偿法 158

7.2.3　数控补偿法 159

7.2.4　∑-△调制技术 160

7.3　小数分频器的实用电路 164

7.3.1　基本小数分频器 164

7.3.2　吞脉冲小数分频器 165

7.4　小数分频频率合成器方案实例 166

第8章　直接数字频率合成器 169

8.1　直接数字频率合成器工作原理 169

8.1.1　斜升波合成 169

8.1.2　任意波形的合成 170

8.1.3　正弦波合成 171

8.2　DDS的频谱特性分析 177

8.2.1　DDS的技术特性 177

8.2.2　理想情况下DDS输出频谱特性 178

8.2.3　DDS中杂散信号频谱特性分析 178

8.3　DDS与PLL混合频率合成方案 181

8.3.1　DDS驱动PLL混合方案 182

8.3.2　DDS插入PLL混合方案 183

8.3.3　DDS用作小数分频器 183

8.4　DDS在电子系统中的应用 184

8.4.1　DDS在数据通信中的应用 184

8.4.2　DDS在雷达系统中的应用 185

8.4.3　DDS在电子测量仪器中的应用 186

8.5　DDS典型芯片介绍 187

8.5.1　DDS芯片AD9854 187

8.5.2　DDS芯片Q2368 189

8.5.3　DDS芯片STEL-1180 191

第9章　集成频率合成器 194

9.1　集成锁相环基本电路 194

9.1.1　集成鉴相器 194

9.1.2　集成压控振荡器 197

9.1.3　集成双模分频器及其他电路 200

9.2　单片集成锁相环 201

9.2.1　低频数字锁相环CD4046 201

9.2.2　高频单片模拟锁相环L562 203

9.3　集成频率合成器 208

9.3.1　并行码输入方式的频率合成器 208

9.3.2　数据总线输入方式的频率合成器 210

9.3.3　串行输入方式的频率合成器 212

9.4　集成频率合成器的微机控制 215

9.4.1 串行码输入方式频率合成器的微机控制 215

9.4.2　数据总线输入方式频率合成器的微机控制 218

9.4.3　并行码输入方式频率合成器的微机控制 218

第10章　全数字锁相环 220

10.1　全数字型鉴相器 220

10.1.1 由触发器和计数器构成的全数字型鉴相器 220

10.1.2　奈奎斯特率全数字型鉴相器 221

10.1.3　零交叉全数字型鉴相器 221

10.2　全数字环路滤波器 222

10.2.1　超前／滞后计数器式全数字环路滤波器 222

10.2.2　K变模计数器式全数字环路滤波器 223

10.2.3　N先于M式全数字环路滤波器 224

10.3　数字控制振荡器 225

10.3.1　除N可变分频器式DCO 225

10.3.2　增量—减量计数器式DCO 225

10.3.3　波形合成器式DCO 227

10.4　全数字锁相环方案 228

10.4.1　超前／滞后型全数字锁相环 228

10.4.2　触发器型全数字锁相环 231

10.4.3　全数字锁相环实例 232

10.5　全数字锁相环的性能 232

10.5.1　全数字锁相环的离散时间工作特性 233

10.5.2　全数字锁相环输出频率的变化范围 237

10.5.3　全数字锁相环的频域分析 239

10.5.4　全数字锁相环的纹波消除技术 240

10.6　软件锁相环 241

10.6.1　模拟锁相环的软件实现 242

10.6.2　数模混合锁相环的软件实现 244

10.6.3　全数字锁相环的软件实现 248

参考文献 250