Xilinx FPGA数字信号处理系统设计指南 从HDL、Simulink到HLS的实现PDF电子书下载

第一篇 数字信号处理系统的组成和实现方法 2

第1章 信号处理理论基础 2

1.1信号定义和分类 2

1.2信号增益与衰减 3

1.3信号失真与测量 3

1.3.1放大器失真 3

1.3.2信号谐波失真 4

1.3.3谐波失真测量 5

1.4噪声及其处理方法 5

1.4.1噪声的定义和表示 5

1.4.2固有噪声电平 6

1.4.3噪声/失真链 6

1.4.4信噪比定义和表示 7

1.4.5信号的提取方法 8

1.5模拟信号及其处理方法 8

1.5.1模拟I/O信号的处理 8

1.5.2模拟通信信号的处理 9

1.6数字信号处理的关键问题 9

1.6.1数字信号处理系统结构 9

1.6.2信号调理的方法 10

1.6.3模数转换器（ADC）及量化效应 15

1.6.4数模转换器（DAC）及信号重建 20

1.6.5 SFDR的定义和测量 23

1.7通信信号软件处理方法 23

1.7.1软件无线电的定义 24

1.7.2中频软件无线电实现 24

1.7.3信道化处理 25

1.7.4基站软件无线电接收机 25

1.7.5 SR采样技术 26

1.7.6直接数字下变频 27

1.7.7带通采样失败的解决 28

第2章 数字信号处理实现方法 30

2.1数字信号处理技术概念 30

2.1.1数字信号处理技术的发展 30

2.1.2数字信号处理算法的分类 32

2.1.3数字信号处理实现方法 33

2.2基于DSP的数字信号处理实现方法 34

2.2.1 DSP的结构和流水线 34

2.2.2 DSP的运行代码和性能 36

2.3基于FPGA的数字信号处理实现方法 39

2.3.1 FPGA原理 39

2.3.2 FPGA的逻辑资源 42

2.3.3 FPGA实现数字信号处理的优势 61

2.3.4 FPGA的最新发展 62

2.4 FPGA执行数字信号处理的一些关键问题 63

2.4.1关键路径 63

2.4.2流水线 66

2.4.3延迟 66

2.4.4加法器 67

2.4.5乘法器 71

2.4.6并行/串行 77

2.4.7溢出的处理 77

2.5高性能信号处理的难点和技巧 79

2.5.1设计目标 79

2.5.2实现成本 80

2.5.3设计优化 80

第3章 数值的表示和运算 85

3.1整数的表示方法 85

3.1.1二进制原码格式 85

3.1.2二进制反码格式 86

3.1.3二进制补码格式 86

3.2整数加法运算的HDL描述 87

3.2.1无符号整数加法运算的HDL描述 88

3.2.2有符号整数加法运算的HDL描述 89

3.3整数减法运算的HDL描述 90

3.3.1无符号整数减法运算的HDL描述 91

3.3.2有符号整数减法运算的HDL描述 92

3.4整数乘法运算的HDL描述 93

3.4.1无符号整数乘法运算的HDL描述 93

3.4.2有符号整数乘法运算的HDL描述 95

3.5整数除法运算的HDL描述 97

3.5.1无符号整数除法运算的HDL描述 97

3.5.2有符号整数除法运算的HDL描述 98

3.6定点数的表示方法 100

3.6.1定点数的格式 101

3.6.2定点量化 102

3.6.3归一化处理 103

3.6.4小数部分截断 104

3.6.5一种不同的表示方法——Trounding 104

3.6.6定点数运算的HDL描述库 105

3.7定点数加法运算的HDL描述 106

3.7.1无符号定点数加法运算的HDL描述 106

3.7.2有符号定点数加法运算的HDL描述 107

3.8定点数减法运算的HDL描述 108

3.8.1无符号定点数减法运算的HDL描述 108

3.8.2有符号定点数减法运算的HDL描述 109

3.9定点数乘法运算的HDL描述 110

3.9.1无符号定点数乘法运算的HDL描述 110

3.9.2有符号定点数乘法运算的HDL描述 111

3.10定点数除法运算的HDL描述 111

3.10.1无符号定点数除法运算的HDL描述 112

3.10.2有符号定点数除法运算的HDL描述 113

3.11浮点数的表示方法 114

3.11.1浮点数的格式 114

3.11.2浮点数的短指数表示 115

3.12浮点数运算的HDL描述 116

3.12.1单精度浮点数加法运算的HDL描述 117

3.12.2单精度浮点数减法运算的HDL描述 117

3.12.3单精度浮点数乘法运算的HDL描述 118

3.12.4单精度浮点数除法运算的HDL描述 119

第4章 基于FPGA的数字信号处理的基本流程 120

4.1 FPGA模型的设计模块 120

4.1.1 Xilinx Blockset 120

4.1.2 Xilinx Reference Blockset 120

4.2配置 System Generator环境 121

4.3信号处理模型的构建与实现 122

4.3.1信号模型的构建 122

4.3.2模型参数的设置 126

4.3.3信号处理模型的仿真 128

4.3.4生成模型子系统 129

4.3.5模型HDL代码的生成 130

4.3.6打开生成设计文件并仿真 131

4.3.7协同仿真的配置与实现 132

4.3.8生成IP核 135

4.4编译MATLAB到FPGA 137

4.4.1模型的设计原理 137

4.4.2系统模型的建立 138

4.4.3系统模型的仿真 141

4.5高级综合工具HLS概述 141

4.5.1 HLS的特性 141

4.5.2调度和绑定 142

4.5.3提取控制逻辑和I/O端口 143

4.6使用HLS实现两个矩阵相乘运算 144

4.6.1设计矩阵相乘模型 144

4.6.2添加C测试文件 146

4.6.3运行和调试C工程 147

4.6.4设计综合 148

4.6.5查看生成的数据处理图 149

4.6.6对设计执行RTL级仿真 150

4.6.7设计优化 156

4.6.8对优化后的设计执行RTL级仿真 158

4.7基于Model Composer的DSP模型构建 163

4.7.1 Model Composer工具概述 163

4.7.2打开Model Composer工具 165

4.7.3创建一个矩阵运算实现模型 165

4.7.4修改设计中模块的参数 167

4.7.5执行仿真并分析结果 168

4.7.6产生输出 168

4.8在Model Composer导入C/C＋＋代码作为定制模块 172

4.8.1建立C/C＋＋代码 172

4.8.2将代码导入Model Composer 173

4.8.3将定制库添加到库浏览器中 174

第二篇 数字信号处理的基本理论和FPGA实现方法 179

第5章 CORDIC算法的原理与实现 179

5.1 CORDIC算法原理 179

5.1.1圆坐标系旋转 179

5.1.2线性坐标系旋转 185

5.1.3双曲线坐标系旋转 186

5.1.4 CORDIC算法通用表达式 187

5.2 CORDIC循环和非循环结构硬件实现原理 187

5.2.1 CORDIC循环结构的原理和实现方法 187

5.2.2 CORDIC非循环结构的实现原理 189

5.2.3实现CORDIC非循环的流水线结构 189

5.3向量幅度的计算 190

5.4 CORDIC算法的性能分析 192

5.4.1迭代次数对精度的影响 192

5.4.2总量化误差的确定 192

5.4.3近似误差的分析 193

5.4.4舍入误差的分析 193

5.4.5有效位d eff的估算 194

5.4.6预测与仿真 194

5.5 CORDIC算法的原理和实现方法 195

5.5.1 CORDIC算法的收敛性 195

5.5.2 CORDIC象限映射的实现 196

5.5.3向量模式下CORDIC迭代的实现 197

5.5.4旋转模式下CORDIC迭代的实现 200

5.6 CORDIC子系统的设计 202

5.6.1 CORDIC单元的设计 202

5.6.2参数化CORDIC单元 203

5.6.3旋转后标定的实现 205

5.6.4旋转后的象限解映射 206

5.7圆坐标系算术功能的设计 207

5.7.1反正切的实现 207

5.7.2正弦和余弦的实现 208

5.7.3向量幅度的计算 208

5.8流水线技术的CORDIC实现 209

5.8.1带有流水线并行阵列的实现 209

5.8.2串行结构的实现 210

5.8.3比较并行和串行的实现 212

5.9向量幅值精度的研究 213

5.9.1 CORDIC向量幅度：设计任务 213

5.9.2验证计算精度 214

第6章 离散傅里叶变换的原理与实现 216

6.1模拟周期信号的分析——傅里叶级数 216

6.2模拟非周期信号的分析——傅里叶变换 223

6.3离散序列的分析——离散傅里叶变换 226

6.3.1离散傅里叶变换推导 227

6.3.2频率离散化推导 227

6.3.3 DFT的窗效应 229

6.4短时傅里叶变换 236

6.5离散傅里叶变换的运算量 237

6.6离散傅里叶算法的模型实现 238

6.6.1分析复数乘法的实现方法 240

6.6.2分析复数加法的实现方法 242

6.6.3运行设计 243

第7章 快速傅里叶变换的原理与实现 245

7.1快速傅里叶变换的发展 245

7.2 Danielson-Lanczos引理 245

7.3按时间抽取的基2 FFT算法 246

7.4按频率抽取的基2 FF T算法 251

7.5 Cooley-Tuckey算法 252

7.6基4和基8的FFT算法 252

7.7 FFT计算中的字长 253

7.8基于MATLAB的FFT分析 255

7.9基于模型的FFT设计与实现 256

7.10基于IP核的FFT实现 261

7.10.1构建频谱分析模型 261

7.10.2配置模型参数 262

7.10.3设置仿真参数 264

7.10.4运行和分析仿真结果 265

7.11基于C和HIS的FFT建模与实现 265

7.11.1创建新的设计工程 265

7.11.2创建源文件 266

7.11.3设计综合 270

7.11.4创建仿真测试文件 270

7.11.5运行协同仿真 272

7.11.6添加PIPELINE命令 272

7.11.7添加ARRAY_PARTTTION命令 274

第8章 离散余弦变换的原理与实现 276

8.1 DCT的定义 276

8.2 DCT-2和DFT的关系 277

8.3 DCT的应用 278

8.4二维DCT 278

8.4.1二维DCT原理 278

8.4.2二维DCT算法描述 279

8.5二维DCT的实现 280

8.5.1创建新的设计工程 281

8.5.2创建源文件 281

8.5.3设计综合 285

8.5.4创建仿真测试文件 286

8.5.5运行协同仿真 287

8.5.6添加PIPELINE命令 288

8.5.7修改PIPELINE命令 289

8.5.8添加PARTITION命令 290

8.5.9添加DATAFLOW命令 291

8.5.10添加INLINE命令 293

8.5.11添加RESHAPE命令 294

8.5.12修改RESHAPE命令 295

第9章 FIR滤波器和IIR滤波器的原理与实现 297

9.1模拟滤波器到数字滤波器的转换 297

9.1.1微分方程近似 297

9.1.2双线性变换 298

9.2数字滤波器的分类和应用 300

9.3 FIR滤波器的原理和结构 300

9.3.1 FIR滤波器的特性 300

9.3.2 FIR滤波器的设计规则 308

9.4 IIR滤波器的原理和结构 311

9.4.1 IIR滤波器的原理 311

9.4.2 IIR滤波器的模型 311

9.4.3 IIR滤波器的Z域分析 312

9.4.4 IIR滤波器的性能和稳定性 313

9.5 DA FIR滤波器的设计 316

9.5.1 DA FIR滤波器的设计原理 316

9.5.2移位寄存器模块设计 318

9.5.3查找表模块的设计 322

9.5.4查找表加法器模块的设计 326

9.5.5缩放比例加法器模块的设计 329

9.5.6 DA FIR滤波器完整的设计 332

9.6 MAC FIR滤波器的设计 334

9.6.1 12×8乘和累加器模块的设计 335

9.6.2数据控制逻辑模块设计 338

9.6.3地址生成器模块的设计 342

9.6.4完整的MAC FIR滤波器的设计 345

9.7 FIR Compiler滤波器的设计 354

9.7.1生成FIR滤波器系数 354

9.7.2建模FIR滤波器模型 355

9.7.3仿真FIR滤波器模型 358

9.7.4修改FIR滤波器模型 360

9.7.5仿真修改后FIR滤波器模型 360

9.8 HLS FIR滤波器的设计 361

9.8.1设计原理 361

9.8.2设计FIR滤波器 362

9.8.3进行仿真和验证 364

9.8.4设计综合 365

9.8.5设计优化 366

9.8.6 Vivado环境下的仿真 367

第10章 重定时信号流图的原理与实现 370

10.1信号流图的基本概念 370

10.1.1标准形式FIR信号流图 370

10.1.2关键路径和延迟 370

10.2割集重定时及其规则 372

10.2.1割集重定时概念 372

10.2.2割集重定时规则1 373

10.3不同形式的FIR滤波器 377

10.3.1转置形式的FIR滤波器 377

10.3.2脉动形式的FIR滤波器 382

10.3.3包含流水线乘法器的脉动FIR滤波器 384

10.3.4将FIR滤波器SFG乘法器流水线 385

10.4 FIR滤波器构建块 386

10.4.1带加法器树的FIR滤波器 390

10.4.2加法器树的流水线 390

10.4.3对称FIR滤波器 391

10.5标准形式和脉动形式的FIR滤波器的实现 395

第11章 多速率信号处理的原理与实现 399

11.1多速率信号处理的一些需求 399

11.1.1信号重构 399

11.1.2数字下变频 400

11.1.3子带处理 400

11.1.4提高分辨率 401

11.2多速率操作 401

11.2.1采样率转换 401

11.2.2多相技术 405

11.2.3高级重采样技术 409

11.3多速率信号处理的典型应用 419

11.3.1分析和合成滤波器 419

11.3.2通信系统的应用 421

11.4多相FIR滤波器的原理与实现 424

11.4.1 FIR滤波器的分解 424

11.4.2 Noble Identity 426

11.4.3多相抽取和插值的实现 428

11.4.4直接和多相插值的比较 434

11.4.5直接抽取和多相抽取的比较 435

第12章 串行和并行-串行FIR滤波器的原理与实现 441

12.1串行FIR滤波器的原理与实现 441

12.1.1串行FIR滤波器的原理 441

12.1.2串行FIR滤波器的实现 442

12.2并行-串行FIR滤波器的原理与实现 448

12.2.1并行-串行FIR滤波器的原理 448

12.2.2并行-串行FIR滤波器的实现 450

第13章 多通道FIR滤波器的原理与实现 457

13.1割集重定时规则2 457

13.2割集重定时规则2的应用 460

13.2.1通过SFG共享提高效率 460

13.2.2输入和输出多路复用 461

13.2.3 3通道滤波器的例子 462

13.3多通道FIR滤波器的实现 466

13.3.1多通道并行滤波器的实现 468

13.3.2多通道串行滤波器的实现 470

第14章 其他类型数字滤波器的原理与实现 473

14.1滑动平均滤波器的原理和结构 473

14.1.1滑动平均滤波器的原理 473

14.1.2 8权值滑动平均滤波器的结构和特性 474

14.1.3 9权重滑动平均滤波器的结构和特性 475

14.1.4滑动平均滤波器的转置结构 476

14.2数字微分器和数字积分器的原理和特性 477

14.2.1数字微分器的原理和特性 477

14.2.2数字积分器的原理和特性 478

14.3积分梳状滤波器的原理和特性 479

14.4中频调制信号的产生和解调 483

14.4.1产生中频调制信号 483

14.4.2解调中频调制信号 483

14.4.3 CIC提取基带信号 485

14.4.4 CIC滤波器的衰减及其修正 486

14.5 CIC滤波器的实现方法 486

14.6 CIC滤波器位宽的确定 489

14.6.1 CIC抽取滤波器位宽的确定 489

14.6.2 CIC插值滤波器位宽的确定 491

14.7 CIC滤波器的锐化 491

14.7.1 SCIC滤波器的特性 492

14.7.2 ISOP滤波器的特性 494

14.8 CIC滤波器的递归和非递归结构 497

14.9 CIC滤波器的实现 500

14.9.1单级定点CIC滤波器的设计 500

14.9.2滑动平均滤波器的设计 504

14.9.3多级定点CIC滤波器的设计 509

14.9.4浮点CIC滤波器的设计 510

14.9.5 CIC插值滤波器和CIC抽取滤波器的设计 512

第三篇 通信信号处理的理论和FPGA实现方法 516

第15章 数控振荡器的原理与实现 516

15.1数控振荡器的原理 516

15.1.1 NCO的应用背景 516

15.1.2 NCO中的关键技术 517

15.1.3 SFDR的改善 522

15.2查找表数控振荡器的实现 523

15.2.1使用累加器生成一个斜坡函数 524

15.2.2累加器精度的影响分析 525

15.2.3使用查找表生成正弦波 525

15.2.4分析步长对频率分辨率的影响 526

15.2.5分析频谱纯度 527

15.2.6分析查找表深度和无杂散动态范围 528

15.2.7分析查找表深度和实现成本 529

15.2.8动态频率的无杂散动态范围 533

15.2.9带有抖动的无杂散动态范围 534

15.2.10调谐抖动个数 535

15.2.11创建一个抖动信号 536

15.3 IIR滤波器数控振荡器的原理与实现 536

15.3.1 IIR滤波器数控振荡器原理 536

15.3.2使用IIR滤波器生成正弦波振荡器 537

15.3.3 IIR振荡器的频谱纯度分析 538

15.3.4 32位定点1IR滤波器生成正弦波振荡器 539

15.3.5 12位定点1IR滤波器生成正弦波振荡器 540

15.3.6 8位定点IIR滤波器生成正弦波振荡器 542

15.4 CORDIC数控振荡器的实现 543

15.4.1象限修正正弦/余弦CORDIC振荡器 543

15.4.2锯齿波驱动正弦/余弦CORDIC振荡器 544

第16章 通信信号处理的原理与实现 545

16.1信号检测理论 545

16.1.1概率的柱状图表示 545

16.1.2概率密度函数 546

16.2二进制基带数据传输 548

16.2.1脉冲整形 548

16.2.2基带传输信号接收错误 550

16.2.3匹配滤波器的应用 552

16.3信号调制技术 555

16.3.1信道与带宽 555

16.3.2信号调制技术 557

16.3.3数字信号的传输 574

16.4脉冲整形滤波器的原理与实现 575

16.4.1脉冲整形滤波器的原理 575

16.4.2升采样脉冲整形滤波器的实现 577

16.4.3多相内插脉冲整形滤波器的实现 578

16.4.4量化和频谱屏蔽的实现 580

16.5发射机的原理与实现 583

16.5.1发射机的原理 583

16.5.2发射机的实现 584

16.6脉冲生成和匹配滤波器的实现 589

16.6.1脉冲生成的原理与实现 589

16.6.2匹配滤波器的原理与实现 591

16.7接收机的原理与实现 592

16.7.1接收机的原理 592

16.7.2理想信道接收机的实现 592

16.7.3非理想信道接收机的实现 594

第17章 信号同步的原理与实现 597

17.1信号的同步问题 597

17.2符号定时与定时恢复 598

17.2.1符号定时的原理 598

17.2.2符号定时的恢复 598

17.2.3载波相位的偏移及其控制 602

17.2.4帧同步的原理 606

17.2.5数字下变频的原理 607

17.2.6 BPSK接收信号的同步原理 610

17.3数字变频器的原理与实现 613

17.3.1数字上变频的原理与实现 613

17.3.2数字下变频的原理与实现 623

17.4锁相环的原理与实现 634

17.4.1锁相环的原理 634

17.4.2相位检测器的实现 635

17.4.3环路滤波器的实现 635

17.4.4相位检测器和环路滤波器的实现 636

17.4.5 Ⅱ型PLL的实现 638

17.4.6 Ⅰ型和Ⅱ型PLL性能的比较 639

17.4.7噪声对Ⅱ型PLL的影响 640

17.5载波同步的实现 641

17.5.1科斯塔斯环的实现 641

17.5.2平方环的实现 643

17.6定时同步的实现 644

17.6.1匹配滤波器和最大有效点 644

17.6.2超前滞后门同步器 645

第四篇 自适应信号处理的理论和FPGA实现方法 648

第18章 递归结构信号流图的重定时 648

18.1 IIR滤波器脉动阵列及重定时 648

18.1.1 IIR滤波器的结构变换 648

18.1.2 IIR SFG的脉动化 650

18.2自适应滤波器的SFG 651

18.3 LMS算法的硬件实现结构 652

18.3.1基本LMS结构 653

18.3.2串行LMS结构 653

18.3.3重定时 SLMS结构 654

18.3.4非规范LMS（NCLMS）结构 655

18.3.5流水线LMS结构 657

第19章 自适应信号处理的原理与实现 660

19.1自适应信号处理的发展 660

19.2自适应信号处理系统 661

19.2.1通用信号处理系统结构 661

19.2.2 FIR滤波器性能参数 662

19.2.3自适应滤波器结构 662

19.2.4通用自适应数字信号处理结构 663

19.2.5自适应信号处理系统模拟接口 664

19.2.6典型自适应数字信号处理结构 664

19.3自适应信号处理的应用 665

19.3.1信道识别 665

19.3.2回波对消 666

19.3.3声学回音消除 667

19.3.4电线交流噪声抑制 667

19.3.5背景噪声抑制 668

19.3.6信道均衡 669

19.3.7自适应谱线增强 669

19.4自适应信号处理算法 670

19.4.1自适应信号处理算法类型 670

19.4.2自适应滤波器结构 670

19.4.3维纳-霍普算法 671

19.4.4最小均方算法 673

19.4.5递归最小二次方算法 677

19.5自适应滤波器的设计 682

19.5.1标准并行自适应LMS滤波器的设计 682

19.5.2非规范并行自适应LMS滤波器的设计 683

19.5.3使用可配置的LMS模块实现LMS音频 687

19.6自适应信号算法的硬件实现方法 688

19.6.1最小二乘解的计算 688

19.6.2指数RLS算法的实现 692

19.6.3 QR-RLS算法的原理与实现 693

19.7 QR-RLS自适应滤波算法的实现 695

19.7.1 QR算法的硬件结构 695

19.7.2 QR-RLS的三数组方法 696

19.7.3 QR边界单元的实现 697

19.7.4 QR内部单元的实现 698

19.7.5 QR数组的实现 699

第五篇 数字图像处理的理论和FPGA实现方法 704

第20章 数字图像处理的原理与实现 704

20.1数字图像处理的基本方法 704

20.1.1灰度变换 704

20.1.2直方图处理 705

20.1.3空间滤波 707

20.2 System Generator中中值滤波器的实现 709

20.2.1在Vivado HLS内构建中值滤波器 710

20.2.2在System Generator中构建图像处理系统 713

20.3 HLS图像边缘检测的实现 717

20.3.1创建新的设计工程 717

20.3.2创建源文件 717

20.3.3设计综合 719

20.3.4创建仿真测试文件 721

20.3.5进行协同仿真 722

20.3.6添加循环控制命令 722

20.3.7添加DATAFLOW命令 724

20.3.8添加INLINE命令 725

第21章 动态视频拼接的原理与实现 726

21.1视频拼接技术的发展 726

21.2图像拼接理论及关键方法 728

21.2.1图像拼接系统概述 728

21.2.2图像拼接流程 728

21.2.3图像的采集和表示 729

21.2.4图像的配准和融合 731

21.2.5图像拼接演示 733

21.3图像配准算法的原理与实现 735

21.3.1基于MATLAB的图像配准系统 735

21.3.2关键点配准法 738

21.3.3 SIFT图像配准算法的流程 739

21.3.4构建SIFT图像尺度空间 740

21.3.5 SIFT关键点检测 742

21.3.6 SIFT关键点描述 744

21.3.7 SIFT关键点匹配 745

21.3.8模板匹配法 746

21.3.9灰度信息法 747

21.3.10频域相位相关算法 748

21.3.11具有旋转变换的图像配准 750

21.4图像配准方法的对比与评价 752

21.4.1图像配准方法的对比 752

21.4.2图像配准方法的评价 753

21.4.3 F-SIFT图像配准方法 754

21.5视频拼接系统的设计 754

21.5.1视频拼接技术 754

21.5.2视频拼接方法 755

21.6视频拼接系统的实现 756

21.6.1 F-SIFT方法的实现 756

21.6.2视频拼接系统的实现 759

21.7 FPGA视频拼接系统的硬件实现 760

21.7.1系统结构 760

21.7.2系统硬件平台总体设计 760

21.7.3视频数据采集模块 763

21.7.4视频数据存储模块 765

21.7.5视频显示接口介绍 767

21.7.6视频显示模块整体设计 768

21.8系统硬件平台的测试 771

21.8.1视频数据采集模块的测试 771

21.8.2视频显示模块的测试 772

21.9 FPGA视频拼接系统的软件设计 774

21.9.1系统软件设计概述 774

21.9.2系统中断部分设计 775

21.9.3视频采集模块软件设计 776

21.9.4视频存储模块软件设计 779

21.9.5视频显示模块软件设计 780

21.9.6系统整体测试 781

21.10 Vivado HLS图像拼接系统的原理与实现 783

21.10.1 OpenCV和HLS视频库 784

21.10.2 AX14流和视频接口 786

21.10.3 OpenCV到RTL代码转换的流程 786

21.10.4 Vivado HLS实现OpenCV的方法 788

21.10.5 Vivado HLS实现图像拼接 794