微型计算机硬件技术及应用基础 上 微机原理PDF电子书下载

第一章 微型计算机系统组成及工作原理 1

1.1 微型计算机系统概述 1

1.1.1 微型计算机的发展及应用 1

1.1.2 微型计算机系统的三个层次 5

1.1.3 微型计算机的分类 5

1.1.4 微型计算机系统的主要性能指标 6

1.2 微型计算机系统硬件结构 7

1.2.1 结构特点与框图 7

1.2.2 主要组成部分结构及功能 9

1.3 微型计算机的运算基础 13

1.3.1 计算机中数的表示方法 13

1.3.2 计算机的运算 17

1.4 微型计算机基本工作原理 22

1.4.1 指令与程序概述 22

1.4.2 指令类别 23

1.4.3 指令与程序的执行 23

1.4.4 程序执行过程举例 24

1.5 高档微机中应用的现代先进计算机技术 26

1.5.1 微程序控制技术 26

1.5.2 流水线技术 27

1.5.3 高速缓冲存储器技术 28

1.5.4 虚拟存储器技术 28

1.5.5 多媒体扩展技术 29

1.5.6 乱序执行技术 29

1.6 PC系列微型计算机系统 30

1.6.1 PC系列微机系统简介 30

1.6.2 基本系统配置 31

1.6.3 非基本系统配置 32

1.6.4 母板硬件结构 33

思考题与习题 40

第二章 微处理器和指令系统 43

2.1 Intel系列微处理器 43

2.1.1 8086/8088微处理器 43

2.1.2 80286微处理器 46

2.1.3 80386微处理器 47

2.1.4 80486微处理器 48

2.1.5 Pentium微处理器 49

2.1.6 Pentium Pro及以上微处理器 50

2.2 Intel 80486微处理器体系结构 51

2.2.1 内部结构 51

2.2.2 内部寄存器 53

2.2.3 外部引脚及功能 60

2.2.4 三种工作方式及相互转换 64

2.3 80486微处理器的数据类型 65

2.4 80486微处理器的寻址方式 67

2.4.1 有效地址EA 67

2.4.2 11种寻址方式 68

2.4.3 存储器寻址时的段约定 73

2.4.4 操作数宽度和地址宽度的确定 74

2.5 80486的指令系统 75

2.5.1 80486指令系统概述 75

2.5.2 80486指令格式 76

2.5.3 80486指令简介 77

思考题与习题 119

第三章 汇编语言程序设计基础 126

3.1 汇编语言概述 126

3.2 汇编语言程序结构与语句格式 126

3.2.1 源程序结构 126

3.2.2 语句格式 129

3.3 伪指令语句 132

3.3.1 程序结构伪指令语句 132

3.3.2 符号/数据/标号伪指令语句 141

3.3.3 结构性数据伪指令语句 143

3.3.4 过程和宏定义伪指令语句 147

3.3.5 条件汇编伪指令语句 150

3.3.6 列表伪指令语句 151

3.4 汇编语言程序设计入门 153

3.4.1 程序设计一般步骤 153

3.4.2 程序处理过程 153

3.4.3 程序设计基本方法 154

3.4.4 子程序设计与调用技术 161

3.5 模块化程序设计技术 171

3.5.1 模块化程序设计的原则 171

3.5.2 程序中模块间的关系 172

3.5.3 高级语言与汇编语言的程序连接 175

3.5.4 模块化程序设计举例 177

3.6 实用程序设计举例 179

思考题与习题 198

第四章 存储器 201

4.1 存储器概述 201

4.1.1 分级存储器系统结构 201

4.1.2 半导体存储器的分类 202

4.1.3 各类存储芯片与CPU的接口特性 203

4.2 内存储器系统的组织原理 214

4.2.1 存储器结构的确定 214

4.2.2 存储器芯片的选择 216

4.2.3 存储器接口的设计 218

4.2.4 存储器系统设计举例 220

4.2.5 存储器扩充寻址 225

4.3 高速缓冲存储器与虚拟存储器工作原理 228

4.3.1 高速缓冲存储器(Cache)工作原理 228

4.3.2 虚拟存储器(VM)工作原理 232

4.3.3 高速缓存器与虚拟存储器的比较 233

4.4 80486/80586的存储器结构与存储管理 233

4.4.1 存储器组织结构 233

4.4.2 存储器工作方式及管理 239

4.4.3 存储器管理软件 243

思考题与习题 245

第五章 输入输出接口 247

5.1 I/O接口概述 247

5.1.1 I/O设备与I/O接口 247

5.1.2 接口分类 248

5.1.3 接口的基本功能与基本结构 249

5.2 I/O端口的编址方式 251

5.2.1 存储器映像方式 251

5.2.2 隔离I/O方式 252

5.2.3 80486的I/O端口编址方式 253

5.3 I/O同步控制方式 257

5.3.1 概述 257

5.3.2 程序查询式控制 258

5.3.3 中断驱动式控制 260

5.3.4 直接存储器存取式控制 261

5.3.5 专用I/O处理机控制 262

思考题与习题 263

第六章 总线与总线标准 265

6.1 有关总线的基本概念 265

6.1.1 总线和总线操作 265

6.1.2 总结分组及功能 266

6.1.3 总线周期与指令周期、时钟周期的关系 266

6.1.4 总线时序 267

6.2 总线操作控制 268

6.2.1 总线判决 268

6.2.2 总线握手 272

6.2.3 80486的基本总线握手操作时序 281

6.3 高档PC系列微机总线层次结构 283

6.4 总线接口标准 285

6.4.1 总线标准概述 285

6.4.2 ISA总线 287

6.4.3 EISA总线 293

6.4.4 PCI总线 295

思考题与习题 303

第七章 中断与中断控制 305

7.1 概述 305

7.1.1 中断概念 305

7.1.2 中断源 306

7.1.3 中断优先级与中断嵌套 306

7.1.4 CPU响应中断的条件 306

7.1.5 中断处理过程 308

7.2 中断源的识别与判优 309

7.2.1 程序查询式识别与判优 309

7.2.2 中断向量式识别与判优 310

7.3 8295A可编程中断控制器 312

7.3.1 8259A的内部结构与引脚功能 312

7.3.2 8259A的中断工作过程 315

7.3.3 8259A的编程 315

7.4 80386/80486/80586CPU的中断机制 330

7.4.1 中断类型 330

7.4.2 中断向量号分配与中断向量获取方法 332

7.4.3 各类中断/异常的优先级 334

7.4.4 中断/异常的检测、响应、处理过程 335

7.5 80X86微机的硬件中断控制逻辑 336

7.5.1 PC/XT机的硬件中断控制逻辑 336

7.5.2 PC/AT机的硬件中断控制逻辑 338

7.5.3 80386/80486/80586微机的中断控制逻辑 339

思考题与习题 340

第八章 DMA与DMA控制 343

8.1 概述 343

8.2 DMAC占用总线的方式 344

8.2.1 使CPU暂时放弃总线控制权的方式 344

8.2.2 暂停CPU时钟脉冲的方式 345

8.2.3 窃取CPU空闲时间的方式 345

8.3 DMAC的基本功能和结构 346

8.3.1 基本功能 346

8.3.2 典型结构 346

8.4 DMA传送的控制原理 348

8.5 DMAC的工作方式 349

8.5.1 工作状态 349

8.5.2 操作类型 351

8.5.3 操作方式 351

8.6 DMA控制器8237A-5 353

8.6.1 主要功能和特性 353

8.6.2 内部结构和引脚信号 354

8.6.3 8237A-5的操作时序 362

8.6.4 8237A-5的初始化 364

8.7 8237A-5在80×86微机中的应用 365

8.7.1 硬件逻辑结构 366

8.7.2 ROM-BIOS对DMA系统的编程 368

思考题与习题 374