数字系统及VHEL实践PDF电子书下载

基础篇 1

第1章　数字系统设计与EDA技术 1

1.1　数字系统概念 1

1.2 电子设计发展趋势 3

1.3　EDA技术介绍 4

1.3.1　基本特征 4

1.3.2　主要内容 4

1.3.3　EDA设计流程 6

1.4　EDA应用与发展趋势 7

第2章　VHDL语言基础 8

2.1　硬件描述语言特点 8

2.2　VHDL程序基本结构 8

2.3　VHDL程序主要构件 10

2.3.1　库 10

2.3.2　实体 10

2.3.3　结构体 11

2.4　VHDL数据类型 12

2.4.1　标准数据类型 12

2.4.2　用户自定义数据类型 14

2.4.3　数据类型转换 14

2.5　运算符 15

2.5.1　算术运算符 15

2.5.2　逻辑运算符 15

2.5.3　关系运算符 16

2.5.4　其他运算符 16

2.5.5　运算优先级 16

2.6　VHDL数据对象 16

2.6.1　常量 16

2.6.2　变量 17

2.6.3　信号 18

2.6.4　信号与变量的比较 19

2.7　VHDL基本语句 19

2.7.1　并行语句 20

2.7.2　顺序语句 27

2.7.3　属性描述语句 33

2.8　测试基准 35

2.9　VHDL程序的其他构件 36

2.9.1　块 36

2.9.2　函数 37

2.9.3　过程 39

2.9.4　程序包 40

2.10　结构体的描述方法 42

第3章　组合逻辑模块 43

3.1　简单组合逻辑模块 43

3.2　译码器 44

3.3　优先级编码器 45

3.4　补码器 45

3.5　三态门 46

3.6　总线缓冲器 46

3.7　多路选择器 47

3.8　全加器 48

3.9　串行进位加法器 49

3.10　并行进位加法器 50

3.11 比较器 51

3.12　只读存储器 52

3.13　随机存储器 53

第4章　同步时序电路设计 55

4.1　时序电路的特点与组成 55

4.2　设计举例——3位计数器 56

4.3　时序电路描述方法 58

4.3.1　ASM图的组成 59

4.3.2　自动售邮票机 60

4.3.3　状态分配与编码 62

4.3.4　状态最少化 62

4.4　ASM图的硬件实现 63

4.4.1　计数器法 64

4.4.2　多路选择器法 65

4.4.3　定序法 67

4.4.4　微程序法 68

4.5　有限状态机的VHDL实现 69

4.5.1　符号化状态机 69

4.5.2　单进程状态机 71

4.5.3　双进程状态机 73

4.5.4　三进程状态机 75

4.5.5　设计实例1——序列检测器 78

4.5.6　设计实例2——A/D采样控制器 79

4.6　关联状态机 83

4.7　数字系统控制器／数据处理器模型 84

第5章　基本时序逻辑电路 86

5.1　锁存器 86

5.1.1　RS锁存器 86

5.1.2　D锁存器 87

5.2　触发器 87

5.2.1　D触发器 87

5.2.2　带有Q输出的D触发器 89

5.2.3　JK触发器 91

5.2.4　T触发器 92

5.3　多位寄存器 93

5.4　串进并出型移位寄存器 93

5.5　计数器 94

5.6　无符号数乘法器 96

第6章　仿真 98

6.1　仿真的级别 98

6.2　逻辑仿真 98

6.3　延时模型 99

第7章　综合 101

7.1　综合的层次 101

7.2　高层次综合 102

7.3　寄存器传输级综合 102

7.3.1　不能综合的VHDL描述 103

7.3.2　寄存器的引入方法 103

7.3.3　避免引入不必要的寄存器 111

7.4　约束条件 117

7.5　可编程器件综合 119

第8章　数字系统设计方法 121

8.1　数字系统层次化设计 121

8.1.1　数字系统层次化结构 121

8.1.2　自顶向下设计方法 122

8.2　模块划分技术 122

8.3　设计实例——串行数据接收器 122

8.3.1　性能级设计 123

8.3.2　系统结构级设计 123

8.3.3　逻辑级设计 124

8.3.4　利用VHDL简化逻辑级设计 126

8.3.5　物理级设计 130

8.4　迭代技术 130

8.4.1　空间迭代 130

8.4.2　时间迭代 132

8.4.3　二维迭代 133

实践篇 135

第9章　可编程逻辑器件 135

9.1　可编程逻辑器件的发展 135

9.2　PLD的分类 136

9.2.1　基于乘积项技术的PLD 136

9.2.2　基于查找表技术的PLD 139

9.3　CPLD与FPGA的比较 141

第10章 基于CPLD/FPGA的数字系统设计 142

10.1　基于Quartus Ⅱ的数字系统设计流程 142

10.2　基于CPLD/FPGA的EDA实验平台设计 143

10.3　Quartus Ⅱ软件使用介绍 143

第11章　组合逻辑电路实验 164

11.1　4选1多路选择器 164

11.2　16位加法器设计 165

第12章　时序电路实验 167

第13章　综合性设计实验 172

13.1　三人抢答器 172

13.1.1　设计要求 172

13.1.2　设计分析与设计思路 172

13.1.3　各模块的设计与实现 174

13.1.4　整体设计 182

13.1.5　波形仿真与分析 185

13.1.6　思考题 190

13.2　出租车计费实验 191

13.2.1　设计要求 191

13.2.2　设计分析与设计思路 191

13.2.3　系统的设计与实现 193

13.2.4　波形仿真与分析 199

13.2.5　思考题 201

13.3　红外遥控器 202

13.3.1　设计要求 202

13.3.2　设计分析与设计思路 202

13.3.3　各模块的设计与实现 207

13.3.4　整体设计 219

13.3.5　波形仿真与分析 219

13.3.6　硬件配置 223

13.3.7　思考题 224

参考文献 225