多处理器片上系统的硬件设计与工具集成PDF电子书下载

第1章 多核片上系统介绍——趋势与挑战 1

1.1 从片上系统到多处理器片上系统 1

1.2 多处理器片上系统的通用架构 2

1.2.1 处理单元 3

1.2.2 互连 3

1.2.3 电源管理 3

1.3 电源效率与适应性 4

1.4 复杂性与可扩展性 5

1.5 异构与同构方法 6

1.5.1 异构多处理器片上系统 7

1.5.2 同构多处理器片上系统 8

1.6 多变量优化 10

1.6.1 静态优化 10

1.6.2 动态优化 11

1.7 静态与动态中心化和分散方法的对比 15

1.8 小结 16

缩略语 17

参考文献 18

第1部分 应用映射与通信基础设施 23

第2章 独立开发、验证与执行的可组合性与可预测性 23

2.1 简介 23

2.2 可组合性与可预测性 25

2.2.1 专用术语 25

2.2.2 可组合资源 29

2.2.3 可预测性资源 32

2.2.4 可组合与可预测资源 33

2.3 处理器芯片 35

2.3.1 可组合性 35

2.3.2 可预测性 38

2.4 互连 38

2.4.1 可组合性 39

2.4.2 可预测性 40

2.5 存储芯片 40

2.5.1 可预测性 41

2.5.2 可组合性 45

2.6 实验 46

2.7 小结 48

参考文献 50

第3章 在片上多处理器系统中硬件支持下的有效资源利用 53

3.1 简介 53

3.2 学习网络处理应用 55

3.2.1 商用网络处理器 56

3.2.2 网络应用实例 57

3.2.3 FlexPath NP方法 58

3.2.4 通过网络处理可以在多核域中学到什么 62

3.3 学习高性能计算和科学计算 63

3.3.1 芯片上的分层多拓扑网络 64

3.3.2 任务管理 67

3.3.3 同步子系统 68

3.3.4 从超级计算中可以在多核领域学到什么 69

3.4 自然界生物启发、自组织系统的学习 69

3.4.1 自然界独立生存体的集体行为和技术系统 70

3.4.2 自适应IP核的技术实现 71

3.4.3 多核领域从自然界能够学到什么 75

3.5 小结 75

参考文献 76

第4章 在多核上的映射应用 78

4.1 PALLAS 78

4.2 驱动应用 79

4.2.1 基于内容的图像检索 80

4.2.2 光流跟踪 81

4.2.3 静态视频背景提取 83

4.2.4 自动语音识别 83

4.2.5 压缩传感MRI 85

4.2.6 市场价值的风险估计计算金融 86

4.2.7 游戏 87

4.2.8 机器翻译 88

4.2.9 本节小结 89

4.3 并行性能的观点 89

4.3.1 不被要求的线性缩放 90

4.3.2 衡量实际的实物硬件问题 90

4.3.3 考虑算法 91

4.3.4 归纳 91

4.4 模式的框架 91

4.4.1 应用程序框架 92

4.4.2 规划框架 93

4.5 小结 95

4.6 附录 96

4.6.1 结构模式 96

4.6.2 计算模式 96

4.6.3 并行算法策略模式 96

参考文献 97

第5章 消息传递给多核芯片的例子 99

5.1 度量标准比较的并行编程模型 99

5.2 对比框架 100

5.3 对比消息传递和共享内存 101

5.3.1 议程并行 102

5.3.2 结果并行 102

5.3.3 专家并行 103

5.4 框架结构的影响 103

5.5 讨论和小结 104

参考文献 105

第2部分 多处理器系统的可重构硬件 109

第6章 适应性多处理器片上系统构建：自主系统设计和运行时间支持的新角度 109

6.1 简介 109

6.2 背景：硬件重新配置的介绍 111

6.2.1 时钟重置基本概念 111

6.2.2 时钟重置基本概念和配置间隔分类 113

6.3 有关工作 115

6.4 RAMPSoC方法 116

6.5 RAMPSoC的硬件架构 118

6.6 RAMPSoC的设计方法 120

6.7 CAP-OS：用于RAMPSoC配置访问端口操作系统 123

6.8 小结与展望 126

参考文献 126

第3部分 多处理器系统的物理设计 131

第7章 设计工具和芯片物理设计模型 131

7.1 简介 131

7.2 MOS复杂门的应用 132

7.3 减少线长 133

7.4 减少功率 134

7.5 布局策略 134

7.6 一个晶体管网络的布局 135

7.7 使用ASTRAN帮助模拟单元的合成 139

7.8 小结 140

参考文献 141

第8章 电源感知多核SoC芯片和NoC设计 142

8.1 简介 142

8.2 功率估算模型：从电子表格到功率状态机 145

8.2.1 处理器的功耗模型 147

8.2.2 存储功耗模型 148

8.2.3 片上互连的功耗模型 148

8.2.4 功率模型的嵌入式软件 150

8.2.5 功率估算、分析和优化工具 151

8.2.6 标准化和功率格式 153

8.3 电源管理 154

8.3.1 管理技术分类 155

8.3.2 功率的动态监测和散热管理 156

8.4 未来趋势 159

参考文献 160

第4部分 多处理器系统的趋势与挑战 167

第9章 嵌入式多核系统：设计挑战与机遇 167

9.1 简介 167

9.2 “真实世界”的要求 168

9.2.1 恒功率持续的高性能要求 168

9.2.2 高级系统集成的需求 168

9.3 产业增长的驱动力和可持续发展的大趋势 169

9.3.1 互动世界 170

9.3.2 连通世界 170

9.3.3 安全世界 170

9.4 区分多核SoC特性 172

9.4.1 虚拟化 172

9.4.2 异构多核系统 173

9.5 多核设计：关键因素 174

9.6 性能 174

9.7 系统带宽 175

9.8 软件复杂性 176

9.9 SoC集成 176

9.9.1 面积和功率 177

9.9.2 互连的关键作用 178

9.9.3 互连拓扑的选择 179

9.9.4 软件 180

9.9.5 异构多核 180

9.10 多核设计：挑战与机遇 181

9.10.1 汇合点性能目标 181

9.10.2 基于标准的编程模型 183

9.10.3 高级调试与优化 187

9.11 小结 187

参考文献 188

第10章 高性能多处理器片上系统：面向大规模市场的芯片架构 189

10.1 简介 189

10.1.1 大规模市场与高性能 189

10.2 比例形式与用户期望 192

10.2.1 比例的限制 193

10.3 CPU的趋势 194

10.3.1 功率 195

10.3.2 暗硅 195

10.3.3 如何处理暗硅 198

10.4 小结 203

参考文献 204

第11章 侵入计算：概述 205

11.1 简介 205

11.1.1 并行处理已经成为主流 206

11.1.2 在未来2020年及以后的困难和不足 208

11.1.3 侵入计算的挑战和原则 209

11.1.4 支持侵入计算的架构挑战 209

11.1.5 用于侵入计算支持下的符号表示问题 215

11.1.6 支持侵入计算的算法和语言挑战 216

11.1.7 侵入计算的操作系统问题 219

11.2 侵入式程序的例子 221

11.3 预期影响和风险 225

参考文献 227