半导体逻辑集成电路PDF电子书下载

第一章　逻辑代数基础 1

1.1　基本逻辑关系及其电路 1

1.1.1 “与”逻辑及其电路 1

1.1.2 “或”逻辑及其电路 2

1.1.3 “非”逻辑及其电路 3

1.2　逻辑代数的基本定律 4

1.2.1　基本逻辑运算 4

1.2.2　逻辑代数的基本定律 4

1.2.3　逻辑函数的建立 6

1.3.1　用逻辑代数化简逻辑函数 7

1.3　逻辑函数的化简 7

1.3.2　用卡诺图化简逻辑函数 8

第二章　触发器 11

2.1　触发器的基本形式及类型 11

2.1.1　触发器的基本形式 11

2.1.2　触发器的类型 13

2.2　维持－阻塞触发器及主－从触发器 17

2.2.1　维持－阻塞触发器 18

2.2.2　主－从触发器 20

2.3　触发器的变换 21

2.3.1　S-R触发器变换为D、T和J-K触发器 22

2.3.2　D触发器变换成T和J-K触发器 23

第三章　基本逻辑部件 25

3.1　加法器 25

3.1.1　半加器 25

3.1.2　全加器 26

3.2　译码器 28

3.2.1　二进制码的译码器 28

3.2.2　二－十进制码的译码器 30

3.2.3　笔划译码器 34

3.3　计数器 35

3.3.1　行波计数器 36

3.3.2　同步计数器 40

3.4　移位寄存器 44

3.4.1　寄存器 44

3.4.2　移位寄存器 45

第四章　TTL集成电路 47

4.1　双极型逻辑集成电路工艺 47

4.1.1　工艺流程 47

4.1.2　埋层工艺的作用 48

4.1.3　隔离工艺的作用 49

4.2　集成电路内部的寄生效应 49

4.2.1　集成电路中有源寄生效应 49

4.2.2　结电容 53

4.2.3　扩散电阻的分布电容 54

4.3　五管单元TTL与非门电路 56

4.3.1　电路工作原理 56

4.3.2　电路各点电压及电流的计算 57

4.3.3　静态电压传输特性 59

4.3.4　静态参数 60

4.3.5　瞬态特性 63

4.4　六管单元TTL与非门电路 73

4.4.1　六管单元TTL与非门结构、特性 73

4.4.2　六管TTL与非门电路各电阻的选取 74

4.5　抗饱和TTL与非门电路 76

4.6　TTL门电路的扩展 78

4.7　TTL与非门电路的温度特性 80

4.7.1　TTL电路中各元件参数的温度特性 81

4.7.2　TTL电路参数的温度特性 82

4.8　TTL电路版图设计举例 83

4.8.1　划分隔离区 84

4.8.2　确定各元件的图形和尺寸 84

4.8.3　画出布局草图 88

4.8.4　绘制总图 88

5.1.1　ECL电路工作原理 91

5.1　发射极耦合逻辑（ECL）电路 91

第五章　ECL和I2L电路 91

5.1.2　ECL电路的逻辑扩展 94

5.2　集成注入逻辑（I2L）电路 96

5.2.1　I2L电路结构及工作原理 96

5.2.2　I2L电路的逻辑组合和接口电路 100

第六章　静态MOS倒相器 106

6.1　电阻MOS及E/E MOS倒相器 106

6.1.1　电阻MOS倒相器 106

6.1.2　E/E MOS倒相器 107

6.2.1　E/D MOS倒相器的倒相输出特性 110

6.2　E/D MOS倒相器 110

6.2.2　静态传输特性 112

6.2.3　噪声容限 114

6.2.4　瞬态特性 114

6.3　CMOS倒相器 116

6.3.1　CMOS倒相器的结构及工作原理 117

6.3.2　直流传输特性 117

6.3.3　直流噪声容限 118

6.3.4　瞬态特性 119

6.3.5　CMOS电路中的锁定效应 119

7.1.1　与非门电路 122

7.1　E/E MOS门电路 122

第七章　静态MOS门电路 122

7.1.2　或非门电路 123

7.1.3　与门、或门电路 123

7.2　E/D MOS门电路 123

7.2.1　E/D MOS与非门、或非门电路 123

7.2.2　输出驱动门 124

7.3　CMOS门电路 124

7.3.1　CMOS与非门、或非门工作原理 124

7.3.2　CMOS与非门传输特性 125

7.3.4　CMOS门电路的缓冲级 126

7.3.3　CMOS门电路的开关时间 126

7.3.5　HCMOS门电路 127

7.4　CMOS传输门 128

7.4.1　单MOS管传输门 128

7.4.2　CMOS传输门 129

第八章　MOS触发器 131

8.1　E/E MOS触发器 131

8.1.1　基本R-S触发器 131

8.1.2　钟控R-S触发器 132

8.2.1　主从R-S触发器 133

8.2　E/D MOS触发器 133

8.2.2　D触发器 134

8.2.3　主从D触发器 134

8.3　准静态MOS触发器 135

8.3.1　准静态主从型E/E MOS D触发器 135

8.3.2　两相时钟准静态E/E MOS D触发器 136

8.3.3　准静态CMOS D触发器 138

8.3.4　准静态CMOS J-K触发器 139

第九章　动态MOS电路 140

9.1　栅电容的电荷存储效应 140

9.2.1　动态有比MOS倒相器 141

9.2　动态MOS倒相器和基本门电路 141

9.2.2　动态无比MOS倒相器 142

9.2.3　动态MOS基本门电路 144

9.3　动态MOS移位寄存器 145

9.3.1　两相动态无比MOS移位寄存器 145

9.3.2　动态CMOS移位寄存器 147

第十章　MOS集成电路设计概述 148

10.1　MOS电路器件设计与工艺设计 148

10.1.1　器件设计简介 148

10.1.2　工艺设计 149

10.2　MOS集成电路版图设计中应考虑的问题 153

10.3.1　λ设计法则 160

10.3　MOS电路版图设计 160

10.3.2　CMOS倒相器版图设计举例 164

第十一章　半导体存储器 165

11.1　静态随机存取存储器（SRAM） 165

11.1.1　随机存取存储器的基本结构 165

11.1.2　存储单元 166

11.1.3　地址译码器 168

11.2　动态随机存取存储器（DRAM） 169

11.2.1　四管、三管动态存储单元 169

11.2.2　单管存储单元 170

11.3　只读存储器及可编程序逻辑阵列 172

11.3.1　只读存储器 172

11.3.2　可编程序逻辑阵列 174

11.4　可编程只读存储器 175

11.4.1　一次可编程只读存储器 175

11.4.2　FAMOS结构的EPROM 176

11.4.3　SIMOS结构的EPROM 179

11.4.4　SIMOS结构的EAROM 181

11.4.5　MNOS结构的EAROM 182

12.1　按比例缩小原则 184

12.1.1　按比例缩小原则概述 184

第十二章　大规模集成电路设计方法简介 184

12.1.2　短沟道效应及消除措施 188

12.2　门阵列及其设计方法简介 190

12.2.1　用户定制电路概述 190

12.2.2　门阵列 191

12.3　大规模集成电路中的CAD技术 193

12.3.1　LSI电路的逻辑模拟和电路模拟 193

12.3.2　LSI电路的工艺模拟 194

12.3.3　计算机辅助版图设计 195

12.4　大规模集成电路设计发展概况 195

12.4.1　电子设计自动化（EDA）的进展 195

12.4.2　深亚微米级设计中应注意的问题 198

第十三章　几种新型场效应集成电路简介 201

13.1　电荷耦合（CCD）器件 201

13.1.1　CCD的基本工作原理 201

13.1.2　CCD的基本参数 205

13.1.3　CCD器件性能改进 205

13.2　TFT结构FET集成电路 206

13.2.1　TFT结构 206

13.2.2　TFT特性 208

13.2.3　TFT有源矩阵驱动LCD工作原理 208

13.3　BICMOS集成电路简介 209

参考文献 212