数字逻辑设计 第4版PDF电子书下载

第1章 数字系统与编码 1

1.1 简介 1

1.2 数字系统 1

1.3数字系统之间的转换 2

1.4二进制加减法 4

1.5带符号的算术 5

1.6补码算术 5

1.7二进制数的补码表示 5

1.8基数补码和降基补码算术的有效性 7

1.9偏置二进制表示法 8

1.10基数补码的加减法 8

1.11基数补码表示的图示 10

1.12降基补码的加减法运算 10

1.13无符号二进制数的乘法 11

1.14有符号二进制数的乘法 12

1.15二进制除法 12

1.16浮点运算 13

1.17十进制数字的二进制编码 14

1.18n维立方体和距离 15

1.19错误检测和纠错 16

1.20汉明码 17

1.21 格雷码 18

1.22 ASCII码 19

1.23复习题 21

2.1 简介 23

2.2布尔代数 23

第2章 布尔代数 23

2.3派生布尔操作 24

2.4布尔函数 24

2.5 真值表 24

2.6开关逻辑 25

2.7与运算的开关应用 25

2.8或运算的开关应用 26

2.9与门和或门的应用 27

2.10非运算 27

2.12布尔定理 28

2.11布尔运算的门和开关应用 28

2.13完全集 31

2.14异或运算 31

2.15 Reed-Muller等式 32

2.16集合论和文氏图 32

2.17复习题 33

3.1 简介 36

3.2最小项和最大项 36

第3章 卡诺图和函数简化 36

3.3正则表达式 37

3.4两个变量的布尔函数 37

3.5卡诺图 38

3.6用卡诺图表示布尔函数 40

3.7卡诺图中的最大项 41

3.8布尔函数的简化 42

3.9反函数 44

3.10无关项 45

3.11最大项的积的简化 46

3.12 Quine-McCluskey列表简化法 47

3.13质蕴涵表的性质 49

3.14循环质蕴涵表（cycle primeimplicant table） 50

3.15半循环质蕴涵表 51

3.16函数中含有无关项的Quine-McCluskey列表简化法 52

3.17布尔函数的十进制Quine-McCluskey列表简化法 52

3.18多输出电路 55

3.19多输出函数的列表法 58

3.20 降维图（reduced dimensionmaps） 60

3.21根据真值表绘制降维图 61

3.22从降维图中读函数 62

3.23降维图画圈的规则 62

3.24最小化的标准 63

3.25复习题 64

第4章 组合逻辑设计方法 67

4.1 简介 67

4.2与非（NAND）函数 67

4.3用与非逻辑实现与函数和或函数 68

4.4用与非逻辑实现积之和 68

4.5或非（NOR）函数 70

4.6用或非逻辑实现与函数和或函数 71

4.7用或非逻辑实现和之积 72

4.8用或非逻辑实现积之和 72

4.9与非和或非网络的布尔代数分析 73

4.10与非和或非网络的符号电路分析 74

4.11其他的函数表示方式 75

4.12门信号约定 75

4.13 门扩展 76

4.14各种逻辑门网络 76

4.1 5异或和异或非（Exclusive-NOR） 77

4.16噪声容限 80

4.17传输延迟 81

4.18速率－功耗乘积 82

4.19扇出 83

4.20复习题 84

5.1 简介 86

5.2复用器和数据选择 86

第5章 中规模集成电路组合逻辑设计 86

5.3常见中规模集成电路复用器 87

5.4复用器互连 89

5.5用复用器作为布尔函数发生器 90

5.6多级复用 92

5.7分接器 94

5.8复用器／分接器构成的数据传输系统 95

5.9译码器 96

5.10译码器网络 98

5.11 用译码器作为最小项发生器 99

5.12显示译码 100

5.13编码器电路基础 102

5.14常见中规模集成电路编码器 103

5.15编码网络 104

5.1 6奇偶校验码的生成与校验 105

5.17数值比较器 108

5.18迭代电路 112

5.19复习题 114

6.2双稳态单元 117

6.1简介 117

第6章 锁存器（Latch）与触发器（Flip-flop） 117

6.3 SR锁存器 118

6.4控制型SR锁存器 120

6.5 D锁存器 121

6.6锁存器时序参数 122

6.7 JK触发器 122

6.8主／从JK触发器 124

6.10 1和0捕获 125

6.9异步控制（直接重置和清零） 125

6.11主／从RS触发器 126

6.12边缘D触发器 126

6.13边沿JK触发器 129

6.14 T触发器 129

6.15机械开关的抖动消除 130

6.16寄存器 131

6.17复习题 131

7.2时钟信号 134

7.1 简介 134

第7章 计数器和寄存器 134

7.3基本计数器设计 135

7.4串联和并联计数器 136

7.5五分标正向计数器 137

7.6同步计数器的设计步骤 140

7.7格雷码计数器 141

7.8十分标格雷码正向计数器的设计 142

7.10二进制异步计数器 143

7.9十六分标可逆计数器 143

7.11异步计数器的译码 145

7.12异步复位表计数器 146

7.13集成电路计数器 147

7.14 IC计数器的串联 151

7.15移位寄存器 152

7.16 4位7494移位寄存器 153

7.17 4位7495通用移位寄存器 154

7.18 74165并行装载8位移位寄存器 154

7.19使用移位寄存器作为计数器和顺序发生器 155

7.20移位寄存器的通用状态图 156

7.21十进制计数器的设计 157

7.22环形计数器 158

7.23绞环计数器（约翰逊计数器） 160

7.24约翰逊计数器的串行和并行连接 162

7.25带异或反馈的移位寄存器 163

7.26多位比率乘法器 167

7.27复习题 169

8.2基本的同步时序电路 171

8.3一个时钟驱动时序电路的分析 171

8.1 简介 171

第8章 时钟驱动时序电路 171

8.4同步时序电路的设计步骤 174

8.5一个序列检测器的设计 177

8.6摩尔和米勒状态机 179

8.7使用JK触发器的时序电路分析 182

8.8使用JK触发器的时序电路设计 183

8.9状态化简 185

8.10状态分配 189

8.1算法状态机图 192

8.12 ASM图到硬件的转换 194

8.13“单热态位”状态分配 195

8.14 时钟偏移 196

8.15 时序约束 197

8.16异步输入 198

8.17握手 199

8.18复习题 201

9.2异步时序电路的设计流程 205

第9章 事件驱动的电路 205

9.1 简介 205

9.3稳定和不稳定的状态 206

9.4一个电灯开关电路的设计 206

9.5竞争 208

9.6无竞争的状态编码 210

9.7泵问题 211

9.8一个序列探测器的设计 213

9.10兼容性 218

9.9不完全描述状态表的化简 218

9.1 相容状态对的确定 219

9.12合并图 220

9.13状态化简流程 220

9.14电路冒险 221

9.15 门延迟 221

9.16脉冲的产生 222

9.17组合逻辑网络中静态冒险的产生 222

9.18静态冒险的消除 223

9.19无冒险组合网络的设计 225

9.20网络中冒险的检测 226

9.21无冒险的异步电路设计 228

9.22动态冒险 230

9.23功能冒险 231

9.24固有冒险 232

9.25 复习题 233

10.1简介 236

10.2施密特触发器电路 236

第10章 测量与接口 236

10.3施密特输入门 237

10.4 D/A转换 240

10.5 A/D转换 241

10.6高速转换器 242

10.7积分式A/D转换器 243

10.8使用嵌入D/A转换器的A/D转换器 245

10.9轴编码器和线性编码器 247

10.10运动传感 248

10.11绝对编码器 249

10.12格雷码到二进制码的转换 252

10.13佩雷斯克码 253

10.14增量编码器 253

10.15集电极开路和三态门 255

10.16集电极开路门的应用 256

10.17三态缓冲门和三态门的应用 259

10.18其他的接口元件 261

10.19复习题 262

11.2只读存储器 265

11.1简介 265

第11章 可编程逻辑器件 265

11.3 ROM时序 267

11.4 ROM内部结构 268

11.5使用ROM实现布尔函数 269

11.6 ROM中的内部编址技术 271

11.7存储器选址 272

11.8用ROM设计时序电路 272

11.10可编程门阵列（PGA） 275

11.9可编程逻辑器件（PLD） 275

11.11 可编程逻辑阵列（PLA） 277

11.12可编程阵列逻辑（PAL） 280

11.13可编程逻辑程序控制器（PLS） 283

11.14现场可编程门阵列（FPGA） 288

11.15 Xilinx现场可编程阵列 290

11.16 Actel可编程门阵列 294

11.17 Altera可擦写可编程逻辑器件 295

11.18复习题 296

12.2半加器 299

第12章 算术运算电路 299

12.1简介 299

12.3全加器 300

12.4二进制减法 302

12.5四位二进制全加器 302

12.6先行进位加法器 303

12.7 74283四位先行进位加法器 305

12.8使用补码算术运算的加／减法电路 307

12.10串行加／减法 308

12.9溢出 308

12.11 累加器 310

12.12用中规模集成电路加法器实现十进制算术运算 310

12.13十进制算术运算的加／减法器 312

12.14 7487原／补码器件 315

12.15算术／逻辑单元设计 316

12.16常见中规模集成电路的算术／逻辑运算器件 319

12.17乘法 320

12.18组合逻辑乘法器 321

12.19用ROM实现的乘法器 322

12.20用移位和加法实现的乘法器 324

12.21常用的乘法器模块 328

12.22符号算术运算 329

12.23 Booth算法 329

12.24Booth算法的实现 330

12.25复习题 332

第13章 故障诊断与测试 334

13.1简介 334

13.2故障检测和定位 335

13.3门的敏感性 337

13.4一个2－输入与门的故障测试 338

13.5路径敏化 339

13.6带扇出网络的路径敏化 340

13.7无法检测的故障 343

13.8桥接故障 345

13.9故障检测表 346

13.10与／或电路的两级故障检测 350

13.11 或／与电路的两级故障检测 353

13.12布尔差分 356

13.13测试压缩技术 360

13.14名标分析 361

13.15扫描路径测试技术 363

13.16可测性设计 365

13.17复习题 366

A.1简介 369

A.2逻辑功能符号系统的基本原则 369

附录A逻辑功能符号 369

A.3关联符号 372

A.4逻辑功能符号中G关联的简单例子 372

A.5控制关联、置位关联和复位关联 374

A.6双稳态逻辑元件和C关联 376

A.7计数器、Z关联与M关联 377

A.8移位寄存器 379

A.9可编程器件和A关联 379

A.10运算电路与N关联 381

参考文献 382