HyperLynx仿真与PCB设计PDF电子书下载

目录 1

丛书序 1

前言 1

第1章　神秘的高速电路，哪些设计需要仿真？ 1

1.1　电子设计基础 2

1.2　高速设计带来的问题及设计流程剖析 3

第2章　传输线理论基础 5

2.1　PCB上的传输线结构 5

2.2　波形传输 6

2.3　传输线参数 6

2 3 1　特性阻抗 8

2 3 2　传播速度、传播时间和传播距离 10

2 3.3　SPICE仿真的等效电路模型 11

2 4 1　初始波 13

2.4　发射初始波和传输线反射 13

2 4 2　多次反射 14

2 4 3　上升沿时间对反射的影响 19

2 4 4　电抗性负载的反射 20

2 4 5　消除反射的端接方案 23

2.5　附例 25

2 5 1　问题 25

2 5 2　目标 25

2 5 3　计算PCB的垂直截面几何结构 26

2.5 4　计算传播延迟 27

2 5 5　确定接收器端看到的波形形状 27

2.5 6　建立等效电路 28

第3章　串扰 30

3.1　互感和互容 30

3.2　电感和电容矩阵 31

3.3　场仿真器 32

3.4　串扰引起的噪声 33

3.5　使用等效电路模型仿真串扰 37

3.6　串扰引起的传输时延和信号完整性的变化 38

3 6.1　开关状态对传输线性能的影响 38

3.6 2　使用单导线等效模型来仿真多导线系统中的传输线 43

3.7　串扰引起参数变化的趋势 45

3.8　共模与差模传输线的匹配 47

3 8 1　Pl型匹配网络 47

3 8 2　T型匹配网络 48

3.9　如何减小串扰 49

3.10　附例 50

第4章 HyperLynx的LineSim仿真介绍 54

4.1　用LineSim进行仿真工作的基本方法 54

4 1.1　建立一个新的信号完整性原理图 54

4 1.2　激活传输线线段 55

4.1 3　输入传输线的具体性能参数 57

4 1.4　添加IC元器件并选择仿真模型 57

4 1 5　激活无源元器件并输入具体数值 60

4 1.6　打开示波器并设置仿真参数 61

4 1.7　运行仿真 63

4 1.8　观察仿真结果并测量电压和时序 63

4 1 9　将仿真结果输出到文档 64

4.2　进入信号完整性原理图 64

4 2 1　什么是信号完整性原理图 64

4 2 2　关于仿真文件的管理 66

4.2 3　LineSim原理图界面的使用 66

4.3　在LineSim中对传输线进行设置 67

4 3.1　传输线模型 67

4 3.2　LineSim中叠层的设置 68

4 3.3　为传输线选择适当的模型 69

4.4　在LineSim中模拟IC元器件 70

4 4 1　仿真模型库的建立 71

4 4 2　为元器件选择仿真模型 71

4 4 3　设置电源电压 73

4.5　在LineSim中进行串扰仿真 74

4 5 1　在LineSim原理图中建立耦合区域 74

4 5 2　开始进行串扰仿真 77

第5章　HyperLynX的BoardSim仿真介绍 79

5.1　用BoardSim进行后仿真工作的快速入门 79

5 1 1　仿真单板的步骤 79

5 1 2　如何用BoardSim开始仿真 79

5 1 3　在BoardSim中编辑叠层和线宽 81

5 1 4　编辑元器件的标识映射 82

5 1 5　设置电源网络 85

5 1 6　观察电路板并选择要仿真的网络 86

5 1 7　IC元器件自动选择模型 90

5 1 8　设置无源元器件的数值和封装 93

5 1 9　仿真并处理仿真结果 97

5.2　BoardSim的进一步介绍 97

5 2 1　BoardSim保存的信息 97

5 2 2　用Board Wizard进行快速整板分析 99

5 2 3　用Board Wizard进行详细分析 103

5 2 4　用曼哈顿布线进行仿真分析 108

5.3　BoardSim中的串扰仿真 110

5 3 1　交互式串扰仿真 111

5 3 2　对整块PCB作出串扰强度报告 113

5.3 3　运行Field Solver 115

5 3 4　运行详细的批模式串扰仿真 116

5.4　在设计中分析多块板卡 116

5 4 3　对互连线进行建模 117

5 4 1 准备阶段 117

5 4.2　多板项目文件分析的局限性 117

5 4 4　多板项目向导 118

5 4 5　创建或编辑一个多板的项目文件 121

5 4 6　打开多板项目文件 123

第6章　怎样使用IBIS模型 126

6.1　概述 126

6.2　模型类型 128

6.3 V/I数据 128

6.3 1　接收器输入阻抗和匹配 129

6.3 2　发送器输出阻抗和匹配 129

6 3 3　波形、行为级模型和数据表查找模型 130

6 3 4 V/I曲线的例子 130

6 3.5　缩放V/I图并仿真 137

6 4.2　C_comp 141

6.4 V/I数据 141

6 4 1 当一个驱动器在开关的时候，会有什么电现象发生呢？ 141

6.4.3　数据斜率 144

6 4.4　改变斜率来观察仿真结果 145

6 4.5 V/T曲线 147

6 4 6 V/T曲线的优点：d V/dt的非线性 147

6.4.7　V/T曲线的例子 148

6 4.8　插入V/T曲线的非线性部分并观察仿真结果 149

6 4 9 V/T曲线：一个实际的例子 151

6.5　封装和寄生参数 154

6 5.1　管脚连接与模型的安排 154

6.5.2　管脚寄生参数 154

6 5 3　管脚寄生参数的例子 154

6 5 4　管脚寄生参数的仿真 155

6.6　IBIS模型与板级仿真器的交互 156

6.6.1　SPICE模型单元及其子电路 157

6.6 2　时间和频率 157

6.6 3　验证你的仿真器和IBIS模型 157

6 6 4　差分技术：差分模型给出的结果是不同的 162

第7章　串扰的仿真 164

7.1　概述 164

7.2　基本模型 164

7.3　最初的结果 169

7.4　耦合长度 170

7.5　端接 170

7.6　线间距与到平面层的高度 172

7.7　更加典型的驱动 173

7.8　耦合长度的影响 175

7.9 采用晶振式波形驱动 175

7.10　部分长度耦合 176

7.11　小结 177

第8章　调整信号走线 179

8.1　为什么要进行走线调整 179

8.2　走线怎样调整 180

8.3　需要多长的PCB走线 182

8.4　错误的来源 183

8.5　走线形状的影响 186

8.6　差分对的特殊例子 186

第9章　有损传输线 188

9.1　概述 188

9.2　有损传输线带来的问题 188

9.3　传输线为什么会有损耗 189

9.4　有损传输线仿真 190

9.5　有损传输线对信号质量的影响 191

9.6　睁开你的眼睛 192

9.7　小结 194

9.8　使用有损传输线模型进行仿真 195

第10章　差分线和阻抗 197

10.1　差分信号理论基础 197

10.2　设计规则 200

10 2 1　差分线要等长 200

10 2 2　将差分对走线尽可能走得近一些 201

10 2 3　差分阻抗需要重新计算 202

10 2 4　差分线对之间的距离应该保持恒定 203

10.3　差分线的仿真 203

10.4　计算差分阻抗 205

11.2　微带线环境 206

11.3　电磁场 206

11.1　信号传输速度 206

第11章　微带线传输比我们想象得要慢 206

11.4　可供选择的方法 207

11.5　介电常数的角色 208

11.6　微带线的计算 209

11.7　寻找更好的公式 211

11.8　模型验证 211

11.9　小结 212

第12章　使用HyperLynx进行时序调整 213

12.1　概述 213

12.2　时序修正 213

第13章　使用IBIS模型进行时序分析 216

13.1　概述 216

13.2　建立一个参考点 216

13.3　理解测试平台 218

13 3.1　测试平台负载调整 218

13 3 2　在实际的电路板上使用数据手册时序 219

13.4　参考电压 220

13 4.1　理解在测试平台和实际板上测量的Vref 221

13.4 2　诠释数据手册的参考电压 222

13.5　噪声容限 222

13.6　IBIS计算方法 223

13 6.1　SDRAM的输入建立时间 223

13.6.2　SDRAM的输入保持时间 225

13.6.3 DSP的输入建立时间 226

13.6.4 DSP的输入保持时间 227

13.7 交流时序分析过程 228

13.7 1 收集信息 228

13 7.2 IBIS模型与分析 228

13.7 3 计算 230

13.8 小结 231

14.1　概述 233

第14章　DSLAM的应用——信号完整性和时序仿真 233

14.2　模型 235

14.2 1 IBIS和SBGA模型 235

14 2.2 PCB叠层 238

14 2 3 FR4材料 238

14.3　传输线测试 238

14 3 1　数据线仿真 239

14 3 2　时钟线仿真 241

14 3.3　串行端接和并行端接 242

14 3 4　测试点与沿的变形 243

14.4　总线仿真 244

14 4 1　总线复杂性 244

14 4 2　ATLAS和APEX芯片的L/O驱动能力评估 245

14 4 3　DUPLEX/VORTEX/ATLAS IN-LINE总线配置方式 246

14 4 4　UTOPIA和ANY-PHY总线OFFSET方式放置 251

14 4 5　UTOPIA和ANY-PHY单总线OFFSET配置 253

14 4 6　多分支总线方式仿真 254

14 4 7　APEX到ANY-PHY总线仿真 254

14 4 8　时钟网络仿真 257

14.5　从数据手册中提取时序 260

14 5 1　VORTEX芯片的建立和保持时间 261

14 5 2　APEX的I/O驱动器 262

14.5 3 pc3b04/pc3t04信号可用窗口校正 264

14.6 APEX和RAM的接口仿真 265

14 6 1　元器件放置举例 265

14 6.2 APEX和RAM接口的总线配置方式举例 265

14.6 3 时钟信号到APEX和RAM的仿真 267

14.6 4 APEX与SSRAM的接口 267

14 6 5 APEX和SSRAM时序 270

14 6 6 APEX和SDRAM的接口 277

14.7 ATLAS和APEX芯片的UTOPIAL2以及ANY-PHY总线时序 280

14 7 1 ATLAS时序校正 280

14 7 2 UTOPIA L2时序（偏移方式放置） 280

14 7.3 偏移方式放置的时钟延迟时序 282

14.7 4 APEX芯片时序 284

14.8 VORTEX芯片仿真小结 287

14.8 1 仿真工具 287

14 8.2 IN-LINE放置方式 287

14 8 3 偏移放置方式 290

14 8 4 APEX-RAM接口 291

14 8 5 时钟信号完整性 291

14.8 6 总线时序 292

14.9 小结 292

参考文献 293