数字电子技术PDF电子书下载

第1章　概述 1

1.1　数字量与模拟量 1

1.2　数制系统和编码 2

1.2.1　数制系统 2

1.2.2　数制转换 4

1.2.3　编码 5

1.3　算术运算、逻辑运算和关系运算 8

1.3.1　算术运算 8

1.3.2　逻辑运算 8

1.3.3　关系运算 8

1.4　数字器件 9

1.5　并行传输和串行传输 9

1.6　高、低电平／正、负逻辑 10

1.7　EDA开发平台及设计流程 10

1.7.1　EDA开发平台 10

1.7.2　EDA设计流程 11

小结 12

检测题 12

习题 13

第2章　逻辑代数与逻辑化简 15

2.1　逻辑代数的公式和定理 15

2.1.1　基本公式 16

2.1.2　常用公式 17

2.1.3　基本定理 18

2.2　逻辑函数及其表示方法 19

2.2.1　逻辑函数 19

2.2.2　逻辑函数的表示方法 19

2.2.3　逻辑函数的两种标准形式 20

2.2.4　逻辑函数的卡诺图表示法 23

2.2.5　逻辑函数的各种表示法之间的相互转换 24

2.3　逻辑函数化简 25

2.3.1　逻辑函数的公式法化简 26

2.3.2　逻辑函数的卡诺图法化简 28

2.3.3　具有无关项的逻辑函数化简 30

2.3.4　逻辑函数的其他最简表达形式的化简 32

小结 33

检测题 34

习题 35

第3章　常用半导体器件的工作原理和开关特性 39

3.1　半导体基础知识 39

3.1.1　本征半导体 40

3.1.2　杂质半导体 40

3.1.3　PN结 41

3.2　半导体二极管 43

3.2.1　二极管的结构与类型 43

3.2.2　二极管的伏安特性 43

3.2.3　二极管的主要参数 44

3.2.4　二极管的应用 44

3.2.5　半导体二极管的开关特性 45

3.3　双极型晶体管 47

3.3.1　双极型晶体管的结构与类型 47

3.3.2　晶体管的电流放大作用 48

3.3.3　晶体管的特性曲线 50

3.3.4　晶体管的主要参数 51

3.3.5　温度对晶体管的特性及参数影响 53

3.3.6　双极型晶体管的开关特性 53

3.4　场效应晶体管 54

3.4.1　结型场效应晶体管 54

3.4.2　绝缘栅型场效应晶体管 56

3.4.3　场效应晶体管的主要参数 58

3.4.4　场效应晶体管与晶体管的比较 59

3.4.5　场效应晶体管的开关特性 59

小结 60

检测题 60

习题 60

第4章　逻辑门电路 62

4.1　基本逻辑门电路 62

4.1.1　反相器 62

4.1.2　与门和或门 63

4.1.3　与非门和或非门 64

4.1.4　异或门和同或门 64

4.1.5　集成门电路概述 65

4.2　半导体二极管门电路 65

4.2.1　二极管与门 65

4.2.2　二极管或门 66

4.3　TTL门电路 67

4.3.1　TTL反相器 67

4.3.2　其他类型TTL门电路 74

4.3.3　TTL集成电路及其他双极型集成电路 79

4.4 CMOS门电路 81

4.4.1　CMOS反相器 81

4.4.2　其他类型的CMOS门电路 84

4.4.3　CMOS门电路的特点、主要系列及主要参数 87

4.5 TTL电路和CMOS电路的正确使用及接口 89

4.5.1 TTL电路和CMOS电路的正确使用 89

4.5.2　TTL电路和CMOS电路的接口 89

小结 90

检测题 91

习题 92

第5章　组合逻辑电路 97

5.1 概述 97

5.2　组合逻辑电路的分析和设计方法 98

5.2.1　组合逻辑电路的分析方法 98

5.2.2　组合电路的设计方法 99

5.3　编码器 101

5.3.1　普通编码器 101

5.3.2　优先编码器 103

5.4　译码器 107

5.4.1　变量译码器 107

5.4.2　显示译码器 111

5.5　加法器 114

5.5.1　一位加法器 114

5.5.2　多位加法器 116

5.5.3　加法器的应用 117

5.6　数据选择器 118

5.7　数据分配器 122

5.8　数值比较器 123

5.9　组合逻辑电路中的竞争-冒险 126

5.9.1　产生竞争-冒险的原因 126

5.9.2　检查竞争-冒险的方法 127

5.9.3　消除竞争-冒险现象的方法 128

5.10 数字系统的EDA实现 129

5.10.1　组合逻辑电路门级建模 129

5.10.2　组合逻辑电路的建模方法 130

小结 132

检测题 133

习题 133

第6章　触发器 136

6.1 概述 136

6.2　基本RS触发器 136

6.3　同步触发器 139

6.3.1　同步RS触发器 139

6.3.2　同步D触发器 140

6.3.3 同步JK触发器 141

6.3.4　同步T触发器和T′触发器 142

6.3.5　同步触发器的特点 142

6.4　主从触发器 142

6.4.1　主从RS触发器 143

6.4.2　主从JK触发器 144

6.5　边沿触发器 145

6.5.1　维持阻塞D触发器 145

6.5.2　负边沿JK触发器 147

6.5.3　主从CMOS边沿触发器 148

6.6　触发器的脉冲工作特性 149

6.6.1　主从JK触发器的脉冲工作特性 149

6.6.2　维持阻塞D触发器的脉冲工作特性 150

6.7　触发器逻辑功能的转换 150

6.8 触发器的Verilog HDL实现 151

6.8.1　时序逻辑电路的建模方法 151

6.8.2　基于Verilog HDL的D触发器与JK触发器的设计 153

小结 154

检测题 155

习题 155

第7章　时序逻辑电路的分析与设计 160

7.1　概述 160

7.2　时序逻辑电路的分析方法 161

7.2.1　时序逻辑电路的分析步骤 162

7.2.2　同步时序逻辑电路的分析方法 162

7.2.3　异步时序逻辑电路的分析方法 166

7.3　时序逻辑电路的设计方法 169

7.3.1　设计原则及步骤 169

7.3.2　设计实例 170

7.4　典型时序数字系统的EDA设计 180

小结 180

检测题 181

习题 181

第8章　常用时序逻辑功能器件 184

8.1 寄存器 184

8.1.1　数码寄存器 184

8.1.2　移位寄存器 185

8.1.3　74LS194A集成移位寄存器 187

8.1.4　移位寄存器型环形计数器 189

8.2　计数器 192

8.2.1　同步计数器 193

8.2.2　异步计数器 203

8.2.3　用集成计数器构成N进制计数器 207

8.2.4　组成序列信号发生器 213

8.3 基于Verilog HDL语言的常用时序逻辑器件的功能实现 214

8.3.1　移位寄存器的EDA实现 214

8.3.2　可变模加法／减法计数器的EDA实现 215

小结 215

检测题 216

习题 216

第9章　脉冲信号的产生与整形 220

9.1　概述 220

9.2　单稳态触发器 221

9.2.1　555定时电路 221

9.2.2　用555定时器构成的单稳态触发器 223

9.2.3　微分型单稳态触发器 226

9.2.4　集成单稳态触发器 228

9.2.5　单稳态触发器的应用 230

9.3　多谐振荡器 230

9.3.1 由555定时器构成的多谐振荡器 230

9.3.2　CMOS反相器构成的多谐振荡器 233

9.3.3　石英晶体多谐振荡器 235

9.4　施密特触发器 235

9.4.1　用555定时器构成的施密特触发器 235

9.4.2　CMOS反相器构成的施密特触发器 237

9.4.3　集成施密特触发器 238

9.4.4　施密特触发器的应用 240

小结 241

检测题 241

习题 242

第10章　数模与模数转换器 246

10.1 概述 246

10.2　D/A转换 247

10.2.1 权电阻网络D/A转换 247

10.2.2 倒T形电阻网络D/A转换 248

10.2.3 权电流型D/A转换 249

10.2.4　集成DAC及其应用 250

10.2.5 D/A转换器的转换精度和转换速度 253

10.3　A/D转换器 254

10.3.1　取样、保持、量化和编码 254

10.3.2　直接A/D转换器 256

10.3.3　间接A/D转换器 259

10.3.4　集成ADC 261

10.3.5 A/D转换器的转换精度与转换速度 262

小结 262

检测题 263

习题 263

第11章　存储器 266

11.1　概述 266

11.2　只读存储器 267

11.2.1　ROM的分类 267

11.2.2　ROM的结构及工作原理 268

11.3 ROM的应用 271

11.3.1　用ROM实现函数运算表电路 271

11.3.2　用ROM实现组合逻辑函数 273

11.4　随机存取存储器 273

11.4.1 RAM的基本结构 274

11.4.2　静态随机存储器 276

11.4.3　动态随机存储器 276

11.5　存储器容量的扩展 277

11.5.1　位数（字长）的扩展 277

11.5.2　字数的扩展 278

11.6　存储器的Verilog HDL描述 280

11.6.1　256×8位ROM的Verilog HDL描述 280

11.6.2　8×8位RAM的Verilog HDL描述 280

小结 281

检测题 281

习题 281

第12章　可编程逻辑器件 283

12.1　概述 283

12.2　可编程逻辑器件 284

12.2.1　PLD的电路表示法 284

12.2.2　可编程阵列逻辑器件简介 285

12.2.3 可编程通用阵列逻辑器件简介 286

12.3　复杂可编程逻辑器件 286

12.3.1　CPLD的结构 286

12.3.2　CPLD的编程 290

12.4　现场可编程门阵列 293

12.4.1　FPGA的基本结构 293

12.4.2　编程实现原理简介 297

小结 297

检测题 298

习题 298

参考文献 300