可重构计算PDF电子书下载

第0章 绪论 1

0.1 计算与集成电路 2

0.1.1 计算机与冯·诺依曼体系架构 2

0.1.2 集成电路与摩尔定律 4

0.2 计算架构 9

0.2.1 冯·诺依曼体系架构的变形 9

0.2.2 通用计算架构 10

0.3 数字系统的高层次综合技术 12

0.3.1 基本概念 13

0.3.2 数据通路设计 15

0.3.3 控制器设计 32

0.3.4 小结 34

0.4 可重构计算技术 35

0.4.1 可重构计算处理器 37

0.4.2 可重构计算处理器编译技术 50

0.4.3 小结 58

参考文献 61

第一部分 计算技术概述 65

第1章 计算技术发展历史 65

1.1 计算技术引言 65

1.1.1 史前时代——电子计算机之前 65

1.1.2 第一代电子计算机——电子管计算机 69

1.1.3 第二代电子计算机——晶体管计算机 73

1.1.4 第三代电子计算机——集成电路计算机 77

1.1.5 第四代电子计算机——大规模集成电路计算机 78

1.2 经典计算体系结构 81

1.2.1 计算体系结构设计因素 82

1.2.2 冯·诺依曼和哈佛体系结构 85

1.2.3 并行计算体系结构 86

1.2.4 多核和阿姆达尔定律 91

1.3 半导体技术发展的挑战 93

1.3.1 芯片复用技术需求 93

1.3.2 低功耗技术需求 95

1.3.3 存储技术瓶颈 96

1.4 可重构计算技术的历史背景 97

参考文献 102

第2章 可重构计算 105

2.1 可重构计算基本概念和原理 105

2.2 可重构计算特征与分类 108

2.2.1 可重构计算特征 108

2.2.2 可重构计算分类 111

2.3 可重构计算处理器模型 114

2.3.1 可重构计算处理器硬件架构组成 114

2.3.2 可重构计算处理器编译器结构 116

2.4 可重构计算处理器发展现状与趋势 118

2.4.1 可重构计算处理器硬件架构研究 118

2.4.2 可重构计算处理器编译器研究 122

参考文献 125

第二部分 可重构计算处理器高层架构 135

第3章 可重构计算处理器硬件架构 135

3.1 可重构数据通路设计 135

3.1.1 可重构计算单元设计 135

3.1.2 可重构路由单元设计 137

3.1.3 阵列接口单元的设计 138

3.1.4 可重构阵列缓存设计 139

3.2 可重构控制器设计 149

3.2.1 配置结构定义 149

3.2.2 配置执行方式 155

3.2.3 配置缓存设计 157

3.3 可重构数据通路与控制器的耦合关系 157

参考文献 159

第4章 可重构计算处理器编译系统 161

4.1 可重构计算处理器编译框架与流程 161

4.2 可重构计算处理器代码变换及优化 161

4.2.1 指令级变换 162

4.2.2 循环级变换 163

4.3 可重构计算处理器任务划分 165

4.3.1 任务划分概述 165

4.3.2 时域划分算法的相关研究 167

4.4 可重构计算处理器任务调度 168

4.5 可重构计算处理器映射配置生成 169

4.5.1 寄存器分配 169

4.5.2 运算到硬件资源的映射 170

4.5.3 内存映射优化 171

4.5.4 配置信息及控制码生成 174

4.6 相关编译器简介 174

4.6.1 NAPA-C编译器 174

4.6.2 Streams-C编译器 174

4.6.3 CHIMAERA-C编译器 175

4.6.4 Garp-C编译器 175

4.6.5 面向PipeRench结构的DIL编译器 175

4.6.6 RaPiD-C编译器 176

4.6.7 DRESC编译器 176

4.6.8 XPP-VC编译器 176

4.6.9 面向DySER结构的编译器 177

4.7 小结 177

参考文献 177

第三部分 可重构计算关键技术 185

第5章 动态重构与部分重构 185

5.1 动态重构与部分重构的概念 185

5.1.1 静态重构 185

5.1.2 动态重构 186

5.1.3 部分重构 187

5.2 配置信息的组织、管理与高速缓存 188

5.2.1 细配置粒度中配置信息的组织、管理与缓存 189

5.2.2 中粒度配置中配置信息的组织、管理与缓存 191

5.2.3 粗粒度配置中配置信息的组织、管理与缓存 194

5.3 计算数据的组织、管理与高速缓存 197

5.3.1 细粒度可重构阵列的管理与缓存结构 198

5.3.2 粗粒度可重构阵列的管理与缓存结构 199

5.3.3 层次化的数据缓存结构 201

参考文献 205

第6章 计算密集型与控制密集型重构计算 208

6.1 计算密集型与控制密集型应用的特征与举例 208

6.2 可重构计算处理器的设计方法 213

6.2.1 面向计算密集型应用的硬件设计 214

6.2.2 面向控制密集型应用的硬件设计 219

6.3 计算密集型任务和控制密集型任务的映射方法 230

6.3.1 计算密集型任务相关的映射方法 230

6.3.2 控制密集型任务相关的映射方法 232

参考文献 234

第7章 可重构计算处理器的中断控制 237

7.1 中断的基本原理 237

7.1.1 中断的意义 238

7.1.2 中断的特点 239

7.2 可重构计算处理器的中断控制 239

7.2.1 可重构计算处理器的中断控制难点 239

7.2.2 循环迭代拆分的中断控制方法 240

7.2.3 部分重构的中断控制方法 243

7.2.4 影子寄存器的中断控制方法 243

7.3 分析与结论 247

参考文献 247

第8章 可重构计算处理器的软件流水技术 248

8.1 软件流水的基本概念 249

8.1.1 软件流水与硬件流水 249

8.1.2 软件流水算法的两类基本思想 251

8.1.3 数据依赖图 253

8.1.4 启动间隔 255

8.1.5 RecMII的计算 258

8.2 通用处理器上的软件流水方法 261

8.3 可重构计算处理器上的软件流水问题 264

8.3.1 可重构计算处理器的特殊问题 264

8.3.2 两类基本的调度映射方法 265

8.4 可重构计算处理器上的软件流水方法 266

8.4.1 EPIMap方法 266

8.4.2 REGIMap方法 266

8.4.3 图子式方法 269

8.4.4 MEMap方法 270

8.4.5 映射算法的比较和总结 277

8.5 可重构计算处理器上的软件流水方法分析与展望 277

参考文献 278

第9章 可重构计算处理器的嵌套循环优化 280

9.1 嵌套循环优化 280

9.2 多面体模型介绍 281

9.2.1 多面体模型的基本概念 281

9.2.2 多面体模型的仿射变换与映射 286

9.3 基于多面体模型的嵌套循环优化技术 287

9.3.1 流水线结构上处理单元利用率和通信量的统一优化 287

9.3.2 处理单元利用率和通信量及重构代价的联合优化 290

9.3.3 PolyMAP：基于多面体模型的嵌套循环优化算法 293

9.4 可重构计算处理器的嵌套循环优化实例 296

9.4.1 嵌套循环优化测试基准 296

9.4.2 PE利用率和通信量的循环仿射变换优化实例 298

9.4.3 PE利用率和通信量以及重构代价的联合优化实例 301

9.4.4 PolyMAP算法的优化实例 303

9.5 嵌套循环映射优化的展望 305

参考文献 305

第10章 可重构计算处理器的能耗感知编译技术 307

10.1 可重构计算处理器的能耗来源分析 307

10.2 可重构计算处理器的能耗感知编译方法 309

10.2.1 电池模型介绍 309

10.2.2 可重构计算处理器任务映射与电池能耗的关系 310

10.2.3 电池能耗问题定义 311

10.2.4 可重构计算处理器能耗感知编译技术的基本思想 312

10.2.5 可重构计算处理器能耗感知编译技术的任务划分和调度算法 313

10.2.6 任务划分和调度算法的复杂度分析 320

10.3 任务划分和调度算法的性能分析与比较 321

10.3.1 β=0.5 74无松弛时间下的性能评估 322

10.3.2 电池非线性效应影响下的性能评估 324

10.3.3 电池使用时间约束下的性能评估 325

参考文献 327

第四部分 可重构计算处理器设计实例 331

第11章 REMUS 331

11.1 REMUS的硬件架构 331

11.1.1 REMUS的总体硬件架构 331

11.1.2 REMUS的可重构数据通路 334

11.1.3 REMUS的可重构控制器 350

11.2 REMUS的编译系统 354

11.2.1 REMUS的编译器架构 354

11.2.2 REMUS编译器的代码优化及变换技术 358

11.2.3 REMUS编译器的关键路径任务时域划分算法 373

11.2.4 REMUS编译器基于子任务分组的配置信息生成技术 380

11.2.5 REMUS编译器的功能验证及性能分析 390

11.3 REMUS的集成开发环境 406

11.3.1 REMUS的软件模拟器 407

11.3.2 REMUS仿真调试器 410

11.3.3 REMUS验证开发板 411

11.3.4 REMUS-IDE软件开发流程 412

11.4 REMUS的验证芯片与样机 417

11.4.1 可重构运算核验证芯片——CHAMELEON 418

11.4.2 高性能可重构计算处理器验证芯片——RHINOCEROS与样机系统 420

11.4.3 低功耗可重构计算处理器验证芯片——REINDEER与样机系统 423

参考文献 425

第12章 基于REMUS系统的算法映射实现 431

12.1 媒体处理领域的算法映射实现 431

12.1.1 算法分析 432

12.1.2 映射实现 435

12.1.3 结果评估 441

12.2 密码计算领域的算法映射实现 441

12.2.1 算法分析 442

12.2.2 映射实现 444

12.2.3 结果评估 448

12.3 机器视觉领域的算法映射实现 449

12.3.1 算法分析 450

12.3.2 映射实现 451

12.3.3 结果评估 457

12.4 通信基带领域的算法映射实现 461

12.4.1 算法分析 462

12.4.2 映射实现 463

12.4.3 结果评估 467

参考文献 468

第五部分 可重构计算发展方向 473

第13章 通用可重构计算 473

13.1 传统通用处理器的挑战 473

13.2 面向通用计算的可重构计算架构 476

13.3 通用可重构技术的关键难题与最新进展 480

13.3.1 与现有体系兼容的编程接口 481

13.3.2 易用的编程模型 484

13.3.3 杀手级应用 486

参考文献 488

第14章 大规模并行计算 489

14.1 关于大规模并行计算 489

14.2 可重构计算处理器运用于大规模并行计算的可行性 490

14.3 关于大规模并行计算的展望 497

14.3.1 大规模并行计算的能效问题 497

14.3.2 可重构计算处理器的能效优势 497

14.4 基于可重构处理器的弹性云计算平台 499

14.5 总结 502

参考文献 503

索引 504

后记 509