支撑处理器的技术 永无止境地追求速度的世界PDF电子书下载

第1章 处理器与计算机系统的基础 1

1.1计算机的结构 2

计算机组成部分——处理器、内存、输入／输出设备 2

专栏 处理器封装的物理结构 4

计算机使用二进制进行计算 4

专栏2值和多值 非二进制不可吗？不一定！ 5

处理器——计算机的大脑,负责解释程序 6

专栏 处理器、微处理器的定义计算机最重要的组件——处理器 7

专栏 流水线级 8

专栏 表示数量级的前缀 10

内存——存储计算机的指令和数据 13

输入输出设备——计算机的眼睛、耳朵和嘴巴 18

北桥和南桥———逐渐淡化的称呼 21

1.2支撑计算机高速化的半导体技术 22

摩尔（Moore）定律——更多的晶体管,更高的并行度 22

缩放定律——晶体管的性能提升 24

源源不断的开发投资带来的半导体微型化——微型化的步伐还将长期维持 24

提升性能的三大支柱——提高频率、并行处理和功能扩展 25

1.3计算机和数据表示方法 26

字节、半字、字……——比特组及用途 26

文字编码 27

专栏 日语与文字编码 28

无符号整数与有符号整数、反码与补码表示法 29

浮点小数——IEEE 754标准 30

Big Endian与Little Endian 32

1.4处理器和指令 34

指令架构入门 34

机器指令——处理器的指令 36

地址空间 36

专栏AMD和Intel的64位扩展架构 38

1.5机器指令程序编写方法 39

用汇编语言编程 39

利用编译器进行高级语言编程 40

解释语言编程 41

1.6小结 43

专栏 半导体的微型化 44

第2章 处理器发展史 46

2.1计算机之前的计算设备 47

算盘——最早的计算工具 48

纳皮尔算筹（Napier’s bones）——乘法辅助工具 49

机械式计算机——Schikard计算机、Pascaline 50

巴贝奇的差分机——使用齿轮的超级计算机 52

2.2最早的电子计算机 53

最早的电子计算机——ABC和ENIAC 53

FUJIC——日本最早的电子计算机 54

2.3处理器组成元件的变迁 55

根据主要部件划分计算机的时代 55

第1代：真空管 55

第2代：晶体管 56

第3代：集成电路 57

第4代：大规模集成电路（VLSI） 58

VLSI处理器的元件数目和时钟频率的发展趋势 61

2.4指令架构的变迁 62

指令架构的发展之路 62

存储程序的计算机——程序也从内存中读入 63

虚拟内存——更加丰富、取之不尽的内存 64

多任务——需要改变程序的部署 66

分时系统与内存管理设施的出现 67

专栏MULTICS之后的事 68

内存管理机构、特权态——多用户需要解决安全问题 68

指令架构扩展——指令架构的确立与指令兼容性的实现 69

2.5微架构的发展 70

微架构的发展之道 70

流水线处理——通过流水线寄存器有效利用硬件 72

运算器的高速化——整数运算器、浮点数运算器 73

高速缓存——解决内存访问问题的锦囊 74

RISC的出现——RISC与CISC 76

超标量执行——一个周期内执行多条指令 77

乱序执行——改变指令顺序以提高性能 78

专栏 乱序执行（Out of Order）：请注意！？ 80

分支预测与预测执行——“条件分支指令”对策 80

多核心——耗电量的限制推动了多核心的发展 81

2.6处理器的用途越来越广泛 82

活跃在各种舞台的处理器 82

节能、高可靠技术、实时性——各种各样的需求 83

2.7小结 83

第3章[详解]面向程序员的处理器架构 86

3.1支撑微架构的技术 87

流水线执行的原理——并行处理指令 87

高速缓存的构造——提高内存访问速度 99

RISC与CISC——定长指令与变长指令 112

提高运算器的速度——处理器中因处理复杂而处理时间长的组件之一 116

超标量执行的原理——一个周期内并行执行多条指令 126

乱序执行的原理——减轻数据冒险的影响 128

分支预测的原理——降低控制冒险造成的损失 134

现代处理器会消除或减轻各种冒险以提高性能 140

内存、I/O与输入/输出接口 141

性能计数器——性能分析器和处理器内部执行状况的信息 147

3.2架构扩展扩大了处理器的使用范围 149

多任务和内存管理机构 149

中断处理机构 155

专栏 异常、中断、陷阱——术语整理 156

虚拟化支持——内存访问和内存管理机构 160

多媒体、加密等支持——需要大量数据的计算 162

3.3 x86 Nehalem架构处理器 167

x86的指令体系和Intel 64架构 167

Core i7处理器的结构 175

内存管理采用4级页表 180

新的处理器接口QPI 184

3.4小结 185

第4章 虚拟化支持 188

4.1虚拟化的目的和优缺点 189

虚拟化的基础知识（复习） 189

虚拟化的目的 190

实现用户间强隔离——虚拟化的优点 190

集合多台服务器,提高利用率——虚拟化的优点1 191

VMM运行时的额外开销——虚拟化的缺点、注意点2 193

4.2实现虚拟化的条件 194

为操作系统提供独立的（虚拟）硬件的VMM 195

4.3支撑虚拟化的硬件设施 196

检测硬件操作命令 196

硬件状态的保存和还原——切换虚拟机 198

双重地址转换、TLB 199

I/O的虚拟化 203

实时迁移（Live Migration） 207

4.4小结 208

专栏 虚拟化的前世今生 209

第5章 多处理器的出现和普及 211

5.1多线程处理器 212

线程、多线程的纷繁芜杂（！？）——首先总结一下术语 212

多线程的两种方式 213

VMT的原理——短时间内切换线程 214

SMT的原理——混杂执行多个线程的指令 216

专栏 历史悠久的SMT 216

SMT必需的机制 217

多线程的效果如何——通过Windows任务管理器查看效果 219

5.2多处理器系统 222

多处理器、多核心是什么意思 222

多核心处理器的结构 223

专栏 众核处理器（Many-core processor）的结构 224

缓存一致性控制——多处理器之间缓存的一致性 225

多插槽系统 231

专栏 插槽还是芯片 234

专栏 多核心时代的处理器、CPU的含义 236

提高多处理器系统的性能——问题和解决方案 238

共享内存系统和分布式内存系统 244

5.3小结 246

第6章 处理器周边技术 249

6.1内存技术 250

内存历史概览 250

DRAM内存的工作原理——利用电荷存储信息 251

DRAM芯片和内存DIMM 254

DRAM芯片的内部结构——内存单元阵列、行列解码器、检测放大器、Bank 256

处理器和DIMM的连接 258

内存系统的错误处理 259

6.2输入／输出设备的连接 265

处理器的I/O连接 265

PCI总线 266

专栏 通向PCI总线之路 267

Intel Corei系列处理器的I/O结构 272

Intel PCH的I/O控制结构 273

6.3小结 273

专栏DRAM的刷新 274

第7章GPGPU和超并行处理 276

7.1 GPGPU的原理 277

3D图形和GPU——需要大量计算 277

GPU系统 279

从GPU到GPGPU 280

作为“超并行SIMD处理器”的GPGPU 281

作为“超多线程处理器”的GPGPU 283

专栏 Warp！ 284

GPGPU的内存层次结构 285

GPGPU中的多线程需要分割使用通用寄存器 287

CPU和GPGPU的巨大区别 288

7.2 GPGPU编程 289

现代GPGPU编程 290

CUDA的运行模型——线程块、网格 290

CUDA中的函数声明和变量声明 292

OpenCL编程 293

如何发挥GPGPU的性能 295

7.3小结 303

专栏Top500和GPU计算 304

第8章 处理器的发展趋势 306

8.1耗电量是决定因素 307

为何处理器要消耗电力 307

节能技术的发展 310

8.2更高、更快、更强 313

半导体细微化技术 314

如何有效利用增加的晶体管 315

利用部分晶体管降低生产成本 316

有效利用部分块不合格的芯片 318

8.3更可靠、更安全的处理器设计 320

为何处理器会有错误行为——故障、噪声 320

防止错误行为,确保安全运转 322

8.4未来处理器的发展方向 323

无处不在的处理器 324

家电用处理器 324

汽车用处理器 324

个人计算机用处理器 325

智能手机用处理器 325

服务器用处理器 327

8.5小结 329

索引 331