数字电路老化预测与容忍PDF电子书下载

第1章 引言 1

1.1研究的背景和意义 1

1.2集成电路可靠性相关知识介绍 3

1.2.1 HCI效应导致的集成电路老化 4

1.2.2 NBTI效应引起的集成电路老化 5

1.2.3亚阈值漏电流 7

1.3老化研究现状及其局限性 8

1.4本书的研究内容及贡献 10

1.5本书的课题来源及组织结构 12

第2章 集成电路老化的相关研究 14

2.1 NBTI效应的反应-扩散模型 14

2.2 NBTI效应引起电路衰退的预测解析模型 17

2.2.1静态NBTI效应衰退模型 17

2.2.2动态NBTI效应衰退模型 18

2.2.3长时NBTI效应衰退精简模型 20

2.3集成电路的老化预测方法 23

2.3.1集成电路老化的在线预测/监测方法 24

2.3.2基于预兆单元的集成电路老化检测/预测方案 28

2.3.3集成电路硅前老化预测 30

2.4集成电路的老化防护方法 33

2.4.1基于电路拓扑结构重构的老化防护 33

2.4.2基于向量恢复的集成电路老化防护 36

2.4.3基于内部节点控制的集成电路老化防护 37

2.4.4基于动态调整技术的集成电路老化防护 40

第3章 低开销的信号违规检测结构 43

3.1目标故障 44

3.1.1目标故障类型 44

3.1.2目标故障在时序电路中的表现形式 45

3.2低开销信号违规检测器LSVD结构 48

3.3实验结果 50

3.3.1故障检测能力分析 50

3.3.2 LSVD自身抗老化分析 52

3.3.3面积开销分析 52

3.3.4功耗开销分析 53

3.4结论 54

第4章 基于对称或非门的老化预测/检测改进方案 55

4.1老化预测及能力不平衡的原因 56

4.2改进的方案 57

4.3仿真与比较 61

4.3.1不同工艺尺寸下的相对误差 62

4.3.2 PVT对于改进SC的影响 63

4.3.3版图比较 66

4.4总结 67

第5章 容忍老化的多米诺门 68

5.1多米诺电路及其老化 68

5.1.1有足多米诺电路和无足多米诺电路 69

5.1.2多米诺电路的性能 71

5.1.3 NBTI效应对于多米诺电路的影响 72

5.2高扇入多米诺或门 74

5.3带有老化补偿的容忍老化的多米诺或门电路 75

5.3.1保持器工作原理 76

5.3.2输出反相器工作原理 78

5.4补偿晶体管的控制电路 79

5.4.1保持器补偿电路控制信号KPR_ ctr的产生 80

5.4.2输出反相器补偿晶体管控制信号MP3_ ctr的产生 81

5.4.3控制电路的抗老化分析 82

5.5老化程度对于补偿晶体管的要求 84

5.6仿真结果和性能分析 86

5.7总结 89

第6章 低漏电流、抑制NBTI效应的多米诺电路 90

6.1休眠模式对于多米诺电路老化和漏电流的影响 91

6.2本章提出的多米诺逻辑电路 92

6.2.1抑制NBTI效应引起的老化以及降低漏电流的基本思路 92

6.2.2本章提出的电路技术 92

6.3实验结果 93

6.3.1固定RAS下NBTI效应导致的多米诺电路性能衰退 95

6.3.2 RAS对于衰退减少量的影响 96

6.3.3休眠模式下漏电流的降低 97

6.3.4动态功耗与面积开销 98

6.4改进的多米诺电路技术在芯片中的实施 100

6.5结论 100

第7章 总结与展望 102

7.1总结 102

7.2展望 103

附录1 PTM 65 nm模型 106

附录2专有名词缩写对照表 111

参考文献 113