数字逻辑基础与VHDL设计 第3版PDF电子书下载

第1章 电路设计概述 1

1.1数字硬件 2

1.1.1标准芯片 4

1.1.2可编程逻辑器件 4

1.1.3定制芯片 5

1.2设计流程 5

1.3数字硬件设计 7

1.3.1基本设计流程 7

1.3.2计算机的结构 8

1.3.3数字硬件单元设计 9

1.4本书涵盖的逻辑电路设计 13

1.5理论与实践 13

1.6二进制数 14

参考文献 17

第2章 逻辑电路简介 19

2.1变量和函数 20

2.2反相 22

2.3真值表 23

2.4逻辑门电路和网络 24

2.5布尔代数 27

2.5.1维恩图 31

2.5.2符号和术语 34

2.5.3运算符的优先级 34

2.6使用与门、或门、非门实现综合 35

2.7与非门和或非门逻辑网络 42

2.8设计示例 45

2.8.1三向控制灯 46

2.8.2多路复用器电路 47

2.9 CAD工具介绍 49

2.9.1设计输入 49

2.9.2综合 50

2.9.3功能仿真 51

2.9.4物理设计 51

2.9.5时序仿真 51

2.9.6芯片配置 52

2.10 VHDL简介 53

2.10.1使用VHDL表示数字信号 53

2.10.2编写简单的VHDL代码 53

2.10.3如何借鉴已有的VHDL代码 56

2.11本章小结 56

2.12例题讲解 57

参考文献 64

第3章 电路实现技术 65

3.1晶体管开关 66

3.2 NMOS逻辑门电路 69

3.3 CMOS逻辑门电路 71

3.4负逻辑系统 76

3.5标准芯片 78

3.6可编程逻辑器件 80

3.6.1可编程逻辑阵列（PLA） 81

3.6.2可编程阵列逻辑（PAL） 83

3.6.3 PLA和PAL编程 85

3.6.4复杂可编程逻辑器件（CPLD） 86

3.6.5现场可编程门阵列 90

3.6.6使用CAD工具在CPLD和FPGA中实现电路 93

3.6.7 CPLD和FPGA的应用 94

3.7定制芯片、标准单元和门阵列 94

3.8实际因素 96

3.8.1 MOSFET制造工艺及其电气特性 97

3.8.2 MOSFET导通电阻 100

3.8.3逻辑门电路中的电压电平 100

3.8.4噪声容限 102

3.8.5逻辑门电路的动态工作特性 103

3.8.6逻辑门电路中的功耗 105

3.8.7使用晶体管的开关特性传输逻辑值1和0 107

3.8.8逻辑门电路的扇入和扇出 108

3.9传输门 113

3.9.1异或门 114

3.9.2多路复用器电路 115

3.10 SPLD、 CPLD、 FPGA的电路实现细节 116

3.11本章小结 123

3.12例题讲解 123

参考文献 137

第4章 逻辑函数优化实现 139

4.1卡诺图 140

4.2优化策略 147

4.2.1术语说明 147

4.2.2函数优化步骤 149

4.3和之积形式成本最低的实现 152

4.4不完全确定函数 153

4.5多输出电路 155

4.6多级综合 158

4.6.1因式分解 159

4.6.2函数分解 162

4.6.3多级与非电路和多级或非电路 167

4.7多级电路的分析 169

4.8立方体表示 173

4.9使用列表法求解成本最低的覆盖 177

4.9.1生成质蕴涵项 177

4.9.2求解成本最低的覆盖 178

4.9.3列表法小结 183

4.10使用立方体法求解最低成本覆盖 184

4.10.1求解必要质蕴涵项 186

4.10.2成本最低的覆盖求解的完整过程 188

4.11实际设计中需要考虑的因素 190

4.12使用VHDL代码实现电路综合的示例 191

4.13本章小结 196

4.14例题讲解 196

参考文献 206

第5章 数制和运算电路 209

5.1数字系统中的数制 210

5.1.1无符号整数 210

5.1.2八进制和十六进制 210

5.2无符号数的加法 212

5.2.1全加器的分解 215

5.2.2逐位进位加法器 216

5.2.3设计示例 217

5.3有符号数 218

5.3.1负数 218

5.3.2加法和减法 220

5.3.3加减法电路单元 223

5.3.4十进制中的补码运算 224

5.3.5运算溢出 228

5.3.6运算性能评估 229

5.4快速加法器 230

5.5使用CAD工具设计运算电路 236

5.5.1使用电路图绘制工具设计运算电路 236

5.5.2使用VHDL设计运算电路 238

5.5.3在VHDL代码中表示数 241

5.5.4运算赋值语句 243

5.6乘法 246

5.6.1无符号数的阵列乘法器 247

5.6.2有符号数的乘法 248

5.7其他数制 250

5.7.1定点数 250

5.7.2浮点数 250

5.7.3二进制编码的十进制数 252

5.8 ASCII字符编码 255

5.9例题讲解 258

参考文献 265

第6章 组合逻辑电路模块 267

6.1多路复用器 268

6.1.1使用多路复用器综合逻辑函数 272

6.1.2基于香农展开定理的多路复用器综合 274

6.2译码器 279

6.3编码器 283

6.3.1二进制编码器 284

6.3.2优先编码器 284

6.4编码转换器 285

6.5运算比较电路 286

6.6使用VHDL实现组合逻辑电路 288

6.6.1赋值语句 288

6.6.2选择信号赋值 288

6.6.3条件信号赋值 291

6.6.4生成语句 294

6.6.5并行赋值语句和顺序赋值语句 296

6.6.6进程语句 297

6.6.7 case语句 302

6.6.8 VHDL运算符 306

6.7本章小结 308

6.8例题讲解 309

参考文献 320

第7章 触发器、寄存器、计数器、和简单处理器 321

7.1基本锁存器 323

7.2门控SR锁存器 324

7.3门控D锁存器 327

7.4主-从D触发器和边沿触发D触发器 329

7.4.1-从D触发器 329

7.4.2边沿触发D触发器 331

7.4.3具有清零和预置功能的D触发器 332

7.4.4触发器时序参数 334

7.5 T触发器 335

7.6 JK触发器 337

7.7锁存器与触发器术语小结 337

7.8寄存器 338

7.8.1移位寄存器 338

7.8.2并行存取移位寄存器 339

7.9计数器 340

7.9.1异步计数器 341

7.9.2同步计数器 343

7.9.3使用并行加载的计数器 346

7.10复位同步 347

7.11其他类型的计数器 349

7.11.1 BCD计数器 349

7.11.2环形计数器 350

7.11.3 Johnson计数器 351

7.11.4计数器设计小结 352

7.12在CAD工具中使用存储元件 352

7.12.1在电路图中使用存储元件 352

7.12.2在VHDL结构中使用存储元件 355

7.13在CAD工具中使用寄存器和计数器 359

7.13.1在电路图中使用寄存器和计数器 359

7.13.2在VHDL代码中使用寄存器和计数器 361

7.13.3使用VHDL顺序赋值语句构建寄存器和计数器 362

7.14设计示例 370

7.14.1总线结构 370

7.14.2简单处理器 381

7.14.3反应计时器 391

7.14.4寄存器传输级（RTL）代码 396

7.15触发器电路的时序分析 396

7.16本章小结 399

7.17例题讲解 399

参考文献 408

第8章 同步时序电路 409

8.1基本设计步骤 411

8.1.1状态图 411

8.1.2状态表 412

8.1.3状态赋值 413

8.1.4触发器的选择与下一个状态表达式和输出表达式的推导 414

8.1.5时序图 416

8.1.6设计步骤小结 416

8.2状态赋值 420

8.3 Mealy状态模型 424

8.4使用CAD工具设计有限状态机 427

8.4.1 Moore型FSM的VHDL代码 428

8.4.2 VHDL代码综合 430

8.4.3电路仿真与测试 432

8.4.4另一种风格的VHDL代码 432

8.4.5使用CAD工具设计时序电路的步骤小结 433

8.4.6在VHDL代码中指定状态赋值 434

8.4.7使用VHDL代码描述Mealy型FSM 436

8.5串行加法器示例 438

8.5.1使用Mealy型FSM实现串行加法器 438

8.5.2使用Moore型FSM实现串行加法器 440

8.5.3串行加法器的VHDL代码 442

8.6状态化简 446

8.6.1分区化简过程 447

8.6.2不完全确定型 FSM 453

8.7使用时序电路方法设计计数器 454

8.7.1模8计数器的状态图和状态表 454

8.7.2状态赋值 455

8.7.3使用D触发器实现计数器 456

8.7.4使用JK触发器实现计数器 457

8.7.5示例——另一种计数器 460

8.8使用FSM构建判决器电路 462

8.8.1判决器电路的实现 466

8.8.2最小化FSM的输出时延 468

8.8.3小结 468

8.9同步时序电路分析 468

8.10算法状态机（ASM）图 472

8.11时序电路的正式模型 475

8.12本章小结 476

8.13例题讲解 476

参考文献 488

第9章 异步时序电路 489

9.1异步行为 490

9.2异步电路分析 493

9.3异步电路的综合 500

9.4状态化简 511

9.5状态赋值 523

9.5.1状态转换图 525

9.5.2使用未指定的下一个状态 528

9.5.3使用新增状态变量进行状态赋值 531

9.5.4一位有效状态赋值 535

9.6冒险 536

9.6.1静态冒险 537

9.6.2动态冒险 541

9.6.3冒险的重要性 542

9.7完整的设计示例 543

9.8本章小结 547

9.9例题讲解 548

参考文献 558

第10章 数字系统设计 559

10.1构建模块电路 560

10.1.1具有使能输入的触发器和寄存器 560

10.1.2具有使能输入的移位寄存器 562

10.1.3静态随机存取存储器 566

10.1.4 PLD中的SRAM模块 568

10.2设计示例 568

10.2.1位计数电路 569

10.2.2含有时序信息的ASM图 570

10.2.3移位-加法乘法器 574

10.2.4除法器 580

10.2.5算术均值 588

10.2.6排序操作 592

10.3时钟同步 601

10.3.1时钟脉冲相位差 601

10.3.2触发器时序参数 602

10.3.3触发器的异步输入 604

10.3.4防抖开关 604

10.4本章小结 606

参考文献 609

第11章 逻辑电路测试 611

11.1故障模型 612

11.1.1固定逻辑故障模型 612

11.1.2单故障和多故障 613

11.1.3 CMOS电路 613

11.2测试集的复杂度 613

11.3通路敏化 615

11.4树型结构电路 618

11.5随机测试 619

11.6时序电路的测试 621

11.7内置自测技术 625

11.7.1内置逻辑模块观测器 628

11.7.2特征分析 630

11.7.3边界扫描 630

11.8印刷电路板 631

11.8.1 PCB的测试 632

11.8.2测试仪器 634

11.9本章小结 634

参考文献 637

第12章 计算机辅助设计工具 639

12.1电路综合 640

12.1.1网表生成 641

12.1.2逻辑门优化 641

12.1.3工艺映射 644

12.2物理设计 647

12.2.1布局 647

12.2.2布线 648

12.2.3静态时序分析 649

12.3本章小结 650

参考文献 651