信号电源完整性仿真分析与实践PDF电子书下载

第1篇 基础理论篇 2

第1章 高速系统设计简介 2

1.1 PCB设计技术回顾 2

1.2什么是“高速”系统设计 3

1.3如何应对高速系统设计 8

1.3.1理论作为指导和基准 9

1.3.2积累实践经验 11

1.3.3平衡时间与效率 11

1.4小结 12

第2章 高速系统设计理论基础 14

2.1微波电磁波简介 14

2.2微波传输线 16

2.2.1微波等效电路物理量 17

2.2.2微波传输线等效电路 17

2.3电磁波传输和反射 21

2.4微波传输介质 24

2.4.1微带线（Microstrip Line） 25

2.4.2微带线的损耗 26

2.4.3带状线（Strip Line） 28

2.4.4同轴线（Coaxial Line） 29

2.4.5双绞线（Twist Line） 30

2.4.6差分传输线 30

2.4.7差分阻抗 33

2.5“阻抗”的困惑 33

2.5.1阻抗的定义 34

2.5.2为什么要考虑阻抗 35

2.5.3传输线的结构和阻抗 35

2.5.4瞬时阻抗和特征阻抗 36

2.5.5特征阻抗和信号完整性 37

2.5.6为什么是50Ω 37

2.6阻抗的测量 38

2.7“阻抗”的困惑之答案 40

2.8趋肤效应 41

2.9传输线损耗 42

2.10小结 44

第3章 信号／电源完整性 45

3.1什么是信号／电源完整性 45

3.2信号完整性问题的分类 47

3.3高频信号传输的要素 49

3.4反射的产生和预防 50

3.4.1反射的产生 51

3.4.2反射的消除和预防 55

3.5串扰的产生和预防 67

3.5.1串扰的产生 67

3.5.2串扰的预防与消除 71

3.6电源完整性分析 73

3.6.1电源系统的设计目标 74

3.6.2电源系统的设计方法 76

3.6.3电容的理解 78

3.6.4电源系统的分析方法 81

3.6.5电源建模和仿真算法 82

3.6.6 SSN分析和应用 84

3.7电磁兼容性EMC和电磁干扰EMI 88

3.7.1 EMC/EMI和信号完整性的关系 89

3.7.2产生EMC/EMI问题的根源 90

3.8正确认识回流路径（参考平面） 92

3.8.1什么是高频信号的回流路径 92

3.8.2回流路径的选择 93

3.8.3回流路径的连续一致性 96

3.9影响信号完整性的其他因素 97

3.10小结 97

第2篇 软件操作篇 100

第4章Mentor高速系统设计工具 100

4.1 Mentor高速系统设计流程 101

4.2约束编辑系统（Constrain Editor System） 105

4.3信号／电源完整性分析工具：HyperLynx 109

4.3.1 HyperLynx的工具架构 109

4.3.2 HyperLynx的通用性 113

4.3.3 HyperLynx的易用性 113

4.3.4 HyperLynx的实用性 117

4.3.5 Mentor高速仿真技术的发展趋势 121

4.4前仿和后仿 122

4.5 HyperLynx-LineSim使用简介 124

4.5.1分析前准备工作 125

4.5.2建立信号网络 127

4.5.3设置仿真条件 128

4.5.4仿真结果和约束设置 131

4.6 HyperLynx-BoardSim使用简介 132

4.6.1设计文件的导入 132

4.6.2设置仿真条件 133

4.6.3关键网络分析 135

4.6.4多板联合仿真 137

4.7 HyperLynx -3DEM简介 139

4.8小结 141

第5章 高速系统仿真分析和设计方法 142

5.1高速电路设计流程的实施条件分析 142

5.2 IBIS模型 144

5.2.1 IBIS模型介绍 144

5.2.2 IBIS模型的生成和来源 146

5.2.3 IBIS模型的常见错误及检查方法 152

5.2.4 IBIS文件介绍 155

5.2.5如何获得IBIS模型 159

5.2.6在HyperLynx中使用IBIS模型 160

5.2.7在Cadence流程中使用IBIS模型 162

5.2.8 DML模型简介 163

5.3仿真分析条件设置 167

5.3.1 Stackup——叠层设置 168

5.3.2 DC Nets——直流电压设置 168

5.3.3器件类型和管脚属性设置 169

5.3.4 SI Models——为器件指定模型 171

5.4系统设计和（预）布局 173

5.5使用HyperLynx进行仿真分析 176

5.5.1拓扑结构抽取 176

5.5.2在HyperLynx中进行仿真 177

5.6约束规则生成 183

5.6.1简单约束设计——Length/ Delay 183

5.6.2差分布线约束——Diff Pair 184

5.6.3网络拓扑约束——Net Scheduling 185

5.7约束规则的应用 187

5.7.1层次化约束关系 187

5.7.2约束规则的映射 189

5.7.3 CES约束管理系统的使用 190

5.8布线后的仿真分析和验证 191

5.8.1布线后仿真的必要性 191

5.8.2布线后仿真流程 192

5.9电源完整性设计方法和流程 194

5.9.1确定电源系统的目标阻抗 196

5.9.2 DC Drop——直流压降分析 197

5.9.3电源平面谐振点分析 199

5.9.4 VRM去耦作用分析 202

5.9.5去耦电容的集总式交流特性分析 204

5.9.6去耦电容的分布式交流特性分析 206

5.9.7电源噪声特性分析 207

5.9.8电源平面模型抽取 209

5.9.9 HyperLynx-PI电源系统设计流程总结 210

5.9.10创建VRM模型 211

5.9.11电容的布局和布线 213

5.9.12合理认识电容的有效去耦半径 215

5.10小结 217

第3篇DDR系统仿真及案例实践篇 220

第6章DDRx系统设计与仿真分析 220

6.1 DDR系统概述 220

6.2 DDR规范解读 222

6.2.1 DDR规范的DC和AC特性 223

6.2.2 DDR规范的时序要求 225

6.2.3 DDR芯片的电气特性和时序要求 226

6.2.4 DDR控制器的电气特性和时序要求 229

6.2.5 DDR刷新和预充电 230

6.3 DDRx总线技术发展 233

6.3.1 DDRx信号斜率修正 233

6.3.2 DDRx ODT的配置 236

6.3.3从DDR2到DDR3 237

6.3.4 DDR3的WriteLeveling 238

6.3.5 DDR2及DDR3的协议变化 239

6.4 DDRx系统仿真分析方法 240

6.4.1在HyperLynx中仿真DDRx系统 240

6.4.2仿真结果的分析和解读 253

6.5 LPDDRx简介 254

第4篇 高速串行技术篇 258

第7章 高速串行差分信号设计及仿真分析 258

7.1高速串行信号简介 259

7.1.1数字信号总线时序分析 259

7.1.2高速串行总线 262

7.1.3 Serdes的电路结构 264

7.1.4 Serdes的应用 265

7.2高速串行信号设计 266

7.2.1有损传输线和信号（预）加重 267

7.2.2表面粗糙度对传输线损耗的影响 270

7.2.3高频差分信号的布线和匹配设计 271

7.2.4过孔的Stub效应 273

7.2.5连接器信号分布 275

7.2.6加重和均衡 276

7.2.7码间干扰ISI和判决反馈均衡器DFE 278

7.2.8 AC耦合电容 281

7.2.9回流路径的连续性 285

7.2.10高速差分线的布线模式和串扰 286

7.2.11紧耦合和松耦合 287

7.3高速串行信号仿真分析 289

7.3.1系统级仿真 289

7.3.2 S参数（Scattering parameters） 291

7.3.3互连设计和S参数分析 294

7.3.4检验S参数质量 300

7.3.5 S参数的使用 305

7.3.6高速差分串行信号的仿真需求 306

7.3.7 IBIS-AMI模型介绍 308

7.3.8 HyperLynx AMI Wizard通道仿真分析 310

7.3.9 6Gbps， 12Gbps！然后 313

7.4抖动（Jitter） 314

7.4.1认识抖动（Jitter） 315

7.4.2实时抖动分析 316

7.4.3抖动各分量的典型特征 318

第5篇 结束与思考篇 324

第8章 实战后的思考 324

术语和缩略词 329