高速设计技术PDF电子书下载

第1章 高速运算放大器 1

1.1概述 1

1.2电压反馈运算放大器 2

1.2.1基于互补双极型工艺设计的电压反馈型运放 6

1.2.2基于“点播电流”的新型电压反馈型运放 8

1.3电流反馈运算放大器 9

1.4运放反馈电容的作用 14

1.5高速电流—电压转换器及反相输入电容的影响 18

1.6电压反馈型运放与电流反馈型运放的噪声比较 21

1.7高速运放的直流特性 25

1.8高速运放的供电电源抑制比（PSRR）特性 26

参考文献 27

第2章 高速运算放大器的应用 28

2.1宽带CFB运放中的最大带宽平坦度反馈网络优化 28

2.2驱动容性负载 30

2.3电缆驱动和接收器 36

2.4高性能视频线缆驱动器 40

2.5差分线缆驱动器和接收器 40

2.6高速钳位放大器 48

2.7单电源供电和轨到轨型结构 53

2.7.1单电源运放的应用 57

2.8带禁用功能的高速视频复用 65

2.9使用了电流反馈运放AD813的视频可编程增益放大器 67

2.10视频复用和交叉开关 68

2.11高功率线缆驱动和ADSL 72

2.12高速光电二极管前置放大器 73

2.12.1频率响应和稳定性分析 75

2.12.2运算放大器的选择 76

2.12.3光电二极管前置放大器的噪声分析 78

参考文献 79

第3章 射频／中频（RF/IF）子系统 81

3.1动态范围压缩 81

3.2自动增益控制（AGC）与电压控制放大器（VCA） 82

3.3电压控制放大器（VCA） 83

3.4一个80dB的线性RMS测量系统 87

3.5对数放大器 93

3.6接收机概述 102

3.7乘法器、调制器和混频器 103

3.7.1使用理想模拟乘法器的混频器 105

3.7.2镜像响应 107

3.7.3理想混频器 107

3.7.4二极管环型混频器 109

3.7.5 FET混频器 110

3.7.6典型的有源混频器 111

3.7.7有源混频器的基本原理 112

3.7.8 AD831500MHz低失真有源混频器 112

3.7.9噪声系数（Noise Figure） 113

3.7.10互调失真 114

3.7.11 1dB压缩点和三阶交截点 115

3.7.12混频器小结 116

3.8接收机子系统 117

参考文献 121

第4章 高速采样与高速ADC 123

4.1引言 123

4.2高速采样基础 124

4.3基带抗混叠滤波器 125

4.4欠采样（谐波采样，带通采样，IF采样，直接IF到数字转换） 127

4.5抗混叠滤波器在欠采样中的应用 128

4.6理想N位ADC的失真和噪声 130

4.7实际ADC的失真和噪声 133

4.7.1等效输入参考噪声（热噪声） 134

4.7.2积分非线性和差分非线性 135

4.7.3谐波失真，最大失真，总的谐波失真（THD），总的谐波失真＋噪声（THD+N） 136

4.7.4信号噪声与失真比（SINAD），信噪比（SNR）和有效位数（ENOB） 137

4.7.5模拟带宽 138

4.7.6无杂散动态范围（SFDR） 139

4.7.7双频互调失真（IMD） 140

4.7.8噪声功率比（NPR） 141

4.7.9孔径抖动和孔径延迟 144

4.8高速ADC结构 146

4.8.1连续逼近型ADC 146

4.8.2 Flash转换器 147

4.8.3分段（流水线）ADC 150

4.8.4每级一比特（串行或波纹）ADC 154

参考文献 158

第5章 高速ADC应用 161

5.1驱动低失真和宽动态范围ADC的输入 161

5.1.1开关电容输入ADC 162

5.1.2驱动双极输入 ADC 167

5.2高速ADC在CCD图像中的应用 171

5.3高速ADC在数字接收机中的应用 173

5.3.1引言 173

5.3.2在基带进行数字处理的接收机 174

5.3.3窄带IF采样数字接收机 176

5.3.4宽带中频采样数字接收机 180

5.3.5直接IF到数字设计考虑 185

5.3.6高速ADC使用Dither信号获得宽的动态范围 187

5.3.7高速ADC在数字通信系统和直接广播卫星（DBS）机顶盒中的应用 191

参考文献 194

第6章 高速DAC与DDS系统 196

6.1引言 196

6.2 DDS系统的混叠 199

6.3 125MSPS DDS系统（AD9850） 200

6.4 DDS系统作为ADC的时钟驱动 201

6.5 DDS系统中的幅度调制 201

6.6 AD9830/9831 DDS系统 202

6.7 DDS系统的无杂散动态范围 203

6.8高速低失真DAC结构 206

6.9使用采样保持抗尖峰改善SFDR 209

6.10高速内插DAC 211

6.11使用DDS的QPSK信号发生器（AD9853） 213

参考文献 214

第7章 高速硬件设计技术 215

7.1模拟电路仿真 215

7.1.1 ADSpice模型 216

7.1.2 ADSpice模型的其他特性 219

7.2原型技术 220

7.3评估板 224

仿真、原型与评估板参考文献 229

7.4高速系统的接地技术 230

7.5电源降噪与滤波 234

降噪与滤波参考文献 241

7.6电源稳压／调理 242

7.6.1低压差型参考源 243

电源稳压／调理参考文献 248

7.7 热管理 248

7.7.1热学基础 249

7.7.2计算不同器件的功率 252

7.7.3空气流量控制 254

热管理参考文献 256

7.8 EMI/RFI设计考虑 257

7.8.1 EMI规范基础 257

7.8.2解决EMI/RFI问题的诊断架构 259

7.8.3无源器件：应对EMI的法宝 261

7.8.4无线电频率干扰 262

7.8.5电源线扰动的解决方案 264

7.8.6用于EMI保护的印刷电路板设计 266

EMI/RFI参考文献 269

7.9屏蔽的概念 270

电缆屏蔽参考文献 278