EDA原理与应用 第2版PDF电子书下载

上篇 电子电路设计、仿真与制板 1

1 PSpice8.0 1

1.1 PSpice8.0简介 1

1.1.1 概述 1

1.1.2 PSpice软件的结构 1

1.1.3 PSpice8.0简介 2

1.1.4 PSpice8.0常见文件格式 2

1.1.5 PSpice8.0的电路分析步骤 3

1.1.6 PSpice8.0中的规定 4

1.2 电路设计实验室的设计管理程序 4

1.2.1 概述 4

1.2.2 菜单和命令 4

1.3.1 概述 5

1.3 电路图输入程序 5

1.2.4 DesignLab Design Manager的应用 5

1.2.3 工具按钮 5

1.3.2 电路图绘制方法 8

1.3.3 元器件模型 12

1.3.4 Schematics中的分析功能 21

1.3.5 分析方法的参数设置 29

1.3.6 设置输出方式 30

1.4 模拟和数字电路运算程序 33

1.4.1 概述 33

1.4.2 菜单和命令 33

1.4.3 PSpiceA/D程序的应用 33

1.5 输出绘图程序 33

1.5.1 概述 33

1.5.2 菜单和命令 34

1.5.3 工具按钮 34

1.5.4 Probe程序的基本应用 35

1.6.1 概述 38

1.6 元件模型参数提取程序 38

1.6.2 菜单和命令 39

1.6.3 工具按钮 39

1.6.4 程序的应用 39

1.7 激励源编辑程序 41

1.7.1 概述 41

1.7.2 菜单和命令 42

1.7.3 工具按钮 42

1.7.4 应用 42

1.8 PSpice8.0应用实例 42

1.8.1 二极管电路的直流工作点分析 42

1.8.2 共射极放大电路温度扫描分析 43

1.8.3 乙类互补对称功放电路性能分析 44

1.8.4 RC正弦波振荡电路性能分析 45

1.8.5 二阶电压控制电压源低通滤波电路性能分析 47

思考题与习题 48

本章小结 48

本章附录 49

2 Multisim2001 54

2.1 Multisim2001简介 54

2.1.1 概述 54

2.1.2 Multisim2001的特点 54

2.1.3 Multisim2001的结构 54

2.1.4 Multisim2001操作界面 54

2.1.5 Multisim2001环境设置 57

2.2 创建电原理图的基本操作 60

2.2.1 元器件选取操作 60

2.2.2 启动放置元件的命令 62

2.2.3 从In Use List中选取相同元器件 62

2.2.4 使用虚拟元件 62

2.2.5 线路的连接与连接点的放置 65

2.2.6 放置总线 66

2.2.7 子电路的创建与调用 67

2.2.8 放置文字与文字描述框 68

2.3 虚拟仪器 69

2.3.1 概述 69

2.3.2 虚拟仪器的使用 69

2.4 Multisim2001的分析功能 81

2.4.1 概述 81

2.4.2 直流工作点分析 81

2.4.3 交流分析 83

2.4.4 瞬态分析 85

2.4.5 傅里叶分析 85

2.4.6 噪声分析 87

2.4.7 失真分析 88

2.4.8 直流扫描分析 89

2.4.10 参数扫描分析 90

2.4.9 灵敏度分析 90

2.4.11 温度扫描分析 91

2.4.12 极点－零点分析 92

2.4.13 转移函数分析 93

2.4.14 最坏情况分析 94

2.4.15 蒙特卡罗分析 95

2.4.16 铜箔宽度分析 96

2.4.17 批处理分析 97

2.4.18 RF分析 98

2.5 Multisim2001应用实例 99

2.5.1 电阻元件的伏安特性曲线测试 99

2.5.2 动态电路测试 101

2.5.3 晶体管单管放大电路测试 103

2.5.4 A/D和D/A电路应用 106

2.5.5 可调式方波—三角波函数发生器设计 106

2.5.6 全减器的设计 109

思考题与习题 113

本章小结 113

本章附录 115

3 Protel 99SE电路原理图设计 119

3.1 原理图设计准备工作 119

3.1.1 设计流程 119

3.1.2 新建设计数据库文件 119

3.1.3 New Document对话框 120

3.1.4 设置图纸环境 121

3.2 各种工具栏和管理器 124

3.2.1 主菜单栏介绍 124

3.2.2 Schematic Tools工具栏 124

3.2.3 Wiring Tools工具栏 125

3.2.4 Drawing Tools工具栏 126

3.2.5 其他工具栏 126

3.3 绘制电路原理图 127

3.2.7 Design Manager 127

3.2.6 Status Bar和Command Status 127

3.3.1 元件库的相关操作 129

3.3.2 放置元件 132

3.3.3 元件属性设置 133

3.3.4 电路绘制工具 136

3.3.5 一般绘图工具 143

3.3.6 原理图编辑 144

3.4 层次电路图设计 148

3.4.1 自顶向下方式建立层次原理图 149

3.4.2 自底向上方式建立层次原理图 151

3.5 创建原理图元件 152

3.5.1 库元件编辑器 152

3.5.2 库元件编辑工具 152

3.5.3 创建新的库元件 153

3.5.4 库元件的管理 155

3.6.1 ERC检查 156

3.6 ERC检查、网络表、报表文件生成和原理图输出 156

3.6.2 网络表文件的生成 160

3.6.3 元件列表文件的生成 161

3.6.4 原理图输出 162

3.6.5 将原理图嵌入到Word文档中 163

本章小结 163

思考题与习题 164

本章附录 165

4 PCB印刷电路板设计 167

4.1 PCB设计基本操作 167

4.1.1 设计流程 167

4.1.2 创建PCB文档 168

4.1.3 工作窗口 168

4.1.4 绘图工具 170

4.1.5 参数设置 173

4.2.2 创建和打开元件库 178

4.2 制作PCB元件封装模型 178

4.2.1 元件封装编辑环境 178

4.2.3 使用向导创建新元件 179

4.2.4 手工创建新元件 182

4.3 印刷电路板设计 183

4.3.1 规划电路板 183

4.3.2 元件布局 194

4.3.3 布线规则设置 197

4.3.4 自动布线 206

4.3.5 手工调整 207

4.4 生成报表与打印 211

4.4.1 生成报表 211

4.4.2 PCB图的打印 213

本章小结 216

思考题与习题 216

本章附录 218

下篇 专用集成电路设计基础 221

5 可编程逻辑器件 221

5.1 可编程逻辑器件概述 221

5.1.1 PLD的分类 221

5.1.2 PLD的发展概况 221

5.2 简单PLD的基本结构 223

5.2.1 简单PLD的基本结构 223

5.2.2 PLD的电路表示法 224

5.2.3 PROM的PLD表示法 224

5.2.4 PLA和PAL的PLD表示法 224

5.2.5 可编程通用阵列逻辑器件的基本结构 225

5.3 CPLD/FPGA的基本结构 230

5.3.1 CPLD基本结构 230

5.3.2 FPGA的基本结构 231

5.4.1 概述 233

5.4 Altera系列CPLD与FPGA器件 233

5.4.2 FLEX10K系列 235

5.4.3 典型CPLD器件——MAX7000系列 244

5.4.4 MAX5000系列器件简介 248

5.4.5 MAX9000系列器件简介 249

5.4.6 APEX系列器件简介 249

5.4.7 APEX Ⅱ系列器件简介 250

5.5 Xilinx公司产品简介 251

5.5.1 Xilinx公司的主要开发软件 251

5.5.2 Xilinx公司的主要器件 252

本章小结 253

思考题与习题 253

6 MAX+plus Ⅱ开发软件 254

6.1 概述 254

6.1.1 MAX+plus Ⅱ的安装 254

6.1.2 MAX+plus Ⅱ的设计过程 255

6.2 MAX+plus Ⅱ管理器 258

6.2.1 工作界面 259

6.2.2 菜单栏 259

6.3 设计输入 261

6.3.1 图形输入 261

6.3.2 文本输入 267

6.3.3 层次设计 268

6.4 设计处理（器件选择、编译及管脚分配） 269

6.4.1 准备编译 269

6.4.2 运行编译 273

6.5 设计检验（项目仿真） 274

6.5.1 仿真分析 274

6.5.2 定时分析 278

6.6 器件编程 279

思考题与习题 282

本章小结 282

7 Quartus Ⅱ开发软件 283

7.1 概述 283

7.1.1 Quartus Ⅱ4.1的安装 283

7.1.2 Quartus Ⅱ4.1的授权许可设置 284

7.2 设计输入 285

7.2.1 QuartusⅡ软件设计流程 285

7.2.2 图形编辑输入 286

7.2.3 文本编辑输入 290

7.2.4 创建工程 291

7.3 设计处理 293

7.3.1 编译设置 293

7.3.2 编译 294

7.3.3 仿真分析 295

7.3.4 引脚锁定、下载和硬件测试 297

7.4.1 创建底层设计文件 300

7.4 层次设计 300

7.4.2 创建图元 301

7.4.3 创建顶层设计文件 302

本章小结 303

思考题与习题 304

8 Verilog HDL硬件描述语言 305

8.1 Verilog HDL概述 305

8.1.1 Verilog HDL的特点 305

8.1.2 Verilog HDL的基本结构 305

8.2 Verilog HDL语言要素 307

8.2.1 词法 307

8.2.2 数据类型 310

8.2.3 运算符 313

8.2.4 运算符的优先级 315

8.3 Verilog HDL基本语句 315

8.3.1 过程语句 316

8.3.2 块语句 317

8.3.3 赋值语句 319

8.3.4 条件语句 320

8.3.5 循环语句 323

8.3.6 编译向导 325

8.3.7 任务与函数 326

8.3.8 系统任务与系统函数 328

8.3.9 延时模型的表示 329

8.4 Verilog HDL的描述风格 330

8.4.1 结构描述 330

8.4.2 行为描述 332

8.5 Verilog HDL设计实例 333

8.5.1 组合逻辑电路设计实例 333

8.5.2 时序逻辑电路设计实例 335

8.5.3 有限状态机设计 337

参考文献 341