晶圆级3D IC工艺技术PDF电子书下载

第1章 晶圆级3D IC综述 1

1.1 背景及引言 1

1.2 动机——超越摩尔定律的方法 3

1.2.1 互连瓶颈 3

1.2.2 芯片面积 4

1.2.3 异质集成 4

1.2.4 堆叠式CMOS 5

1.3 3D IC的分类 5

1.3.1 单片集成方式 6

1.3.2 组装方式 7

1.3.3 晶圆级3D设计机遇 9

1.4 本书的构成 10

参考文献 13

第2章 单片3D集成电路 15

2.1 引言 15

2.2 上层采用大颗粒多晶硅的3D电路 16

2.2.1 上层多晶硅再结晶技术 16

2.2.2 3D逻辑电路制作工艺分类 18

2.3 采用小晶粒多晶硅层的3D电路 22

2.3.1 SRAM 23

2.3.2 非易失性存储器：交叉点存储器 23

2.3.3 非易失性存储器：TFT-SONOS 28

2.4 非硅单片3D集成电路 31

2.5 小结 32

参考文献 34

第3章 堆叠式CMOS技术 39

3.1 堆叠式CMOS结构 39

3.2 堆叠式CMOS器件设计及工艺 41

3.2.1 逐层加工工艺 41

3.2.2 多层同步加工工艺 42

3.2.3 版图问题 45

3.3 基于SOI晶圆顶层硅和衬底的堆叠式CMOS 46

3.4 堆叠FinCMOS技术 50

3.5 小结 57

参考文献 58

第4章 用于3D IC的晶圆级键合技术 60

4.1 引言 60

4.2 晶圆级键合设备概述 60

4.3 表面预处理 62

4.3.1 表面预处理——湿法化学处理 63

4.3.2 表面预处理——等离子体活化 65

4.3.3 表面预处理——等离子体与湿法化学组合工艺 67

4.3.4 表面预处理——蒸汽清洗 67

4.4 键合对准机——设备工作原理 71

4.5 对准策略 73

4.6 晶圆传送夹具 82

4.7 晶圆级键合技术 85

4.8 用于3D集成的晶圆级键合技术 89

4.8.1 硅-硅直接键合 89

4.8.2 BCB键合 90

4.8.3 铜-铜扩散键合 95

4.8.4 共晶键合 96

4.9 键合质量测试 99

4.10 小结 101

参考文献 102

第5章 TSV加工、背面减薄及载片技术 105

5.1 引言 105

5.2 TSV与引线键合的比较 105

5.3 硅通孔的形成 106

5.3.1 用于芯片-晶圆堆叠的TSV制作技术：激光钻孔 107

5.3.2 用于芯片-晶圆堆叠的TSV：刻蚀 107

5.3.3 用于晶圆级堆叠的TSV 110

5.4 TSV内壁绝缘 111

5.5 钨填充和抛光 112

5.6 铜填充 113

5.6.1 用于铜电镀的阻挡层和种子层 113

5.6.2 铜的电镀 115

5.6.3 铜的化学机械抛光（CMP） 116

5.7 晶圆减薄 116

5.7.1 背面研磨 117

5.7.2 应用于晶圆减薄及应力释放的湿法刻蚀技术 120

5.7.3 晶圆注氢剥离技术 120

5.8 划片 122

5.9 载片技术 124

5.9.1 载片 125

5.9.2 临时键合胶 126

5.9.3 可选择（涂覆）的释放层 128

5.10 晶圆临时键合 128

5.10.1 热塑性材料 129

5.10.2 紫外光（UV）固化材料 131

5.10.3 复合胶膜 132

5.10.4 金属材料 133

5.11 载片 134

5.12 解键合工艺 135

5.12.1 化学方法 136

5.12.2 热处理方法 136

5.12.3 激光处理 137

5.13 解键合的后处理 138

5.14 小结 138

参考文献 140

第6章 用于3D IC的晶圆级铜键合技术 144

6.1 引言 144

6.2 铜键合工艺的分类 144

6.2.1 铜-铜表面活化键合 144

6.2.2 铜-铜热压键合 145

6.3 铜-铜键合机理 145

6.3.1 铜键合层形貌 146

6.3.2 铜键合层中氧化物的检验 147

6.3.3 铜键合工艺中微结构变化 147

6.3.4 铜键合过程中晶向的变化 149

6.4 铜-铜键合工艺开发 150

6.4.1 结构设计 150

6.4.2 铜键合点制作 151

6.4.3 键合工艺参数 152

6.5 铜键合质量表征及对准精度 153

6.6 可靠的铜键合和多层堆叠 156

6.7 晶圆级铜-铜键合的应用 159

6.8 小结 160

参考文献 161

第7章 铜-锌固液扩散键合 163

7.1 SLID的原理 164

7.1.1 液化和液相的特性 165

7.1.2 合金和金属间化合物（IMC）的生长 169

7.1.3 工艺条件及特性 172

7.2 芯片堆叠：基于F2F键合的固-液扩散工艺 177

7.2.1 工艺流程 178

7.2.2 微缝隙的下填充 180

7.2.3 自对准 182

7.2.4 可靠性结果 182

7.3 3D集成：SLID多芯片堆叠 188

7.3.1 SLID和背通孔技术 189

7.3.2 ICV-SLID技术方案 197

7.3.3 铜凸点键合技术 199

7.4 W2W与C2W技术的简单比较 203

7.5 小结 205

致谢 207

参考文献 208

第8章 基于SOI的3D电路集成技术 212

8.1 引言 212

8.2 林肯实验室的晶圆级3D电路集成技术 213

8.2.1 3D制造工艺 213

8.2.2 3D可行性技术 215

8.2.3 3D技术线宽的缩小 222

8.3 制作在堆叠层上FDSOI晶体管与器件的特性 225

8.4 林肯实验室的3D多工程电路设计和版图布局技术 229

8.4.1 3D设计和版图布局实例 229

8.4.2 电脑辅助设计工具优化 230

8.4.3 3D设计的优化 231

8.4.4 晶圆级的辅助对准 232

8.4.5 3D设计和提交程序 233

8.4.6 3D电路设计实例 235

8.5 3D电路和器件成果 237

8.5.1 3D LADAR芯片 238

8.5.2 1024×1024的3D可见光图像传感器 240

8.5.3 异质集成 241

8.6 小结 242

致谢 243

参考文献 244

第9章 高性能CMOS 3D制作技术 248

9.1 3D技术 248

9.1.1 引言 248

9.1.2 3D技术前景 249

9.1.3 晶圆级3D集成 249

9.1.4 IBM 3D集成技术 255

9.2 未来3D集成研究方向 268

9.2.1 键合结构的热耗散 268

9.2.2 3D互连结构的噪声 268

9.2.3 带宽利用率和高效能设计技术（低电压、高效能） 269

9.3 小结 270

致谢 271

参考文献 272

第10章 基于绝缘层黏附键合的3D集成 277

10.1 引言 277

10.2 黏附键合的机理和绝缘黏附层 278

10.2.1 用于晶圆键合的聚合物黏附层的理想特性 279

10.2.2 晶圆黏附键合技术 282

10.3 基于黏附键合的晶圆级3D集成平台 284

10.3.1 后通孔3D平台：晶圆黏附键合和铜大马士革互连工艺 286

10.3.2 先通孔3D平台：晶圆级大马士革金属／粘合剂再布线图形键合工艺 287

10.4 初步烘干BCB和部分固化BCB的影响 289

10.4.1 BCB层的厚度均匀性 291

10.4.2 BCB的键合强度以及空洞和缺陷对键合的影响 292

10.4.3 对晶圆级对准精度的影响 292

10.5 无图形晶圆黏附键合的完整性 294

10.5.1 光学检测法 294

10.5.2 四点弯曲法测量键合强度 295

10.5.3 热循环测试 296

10.5.4 封装可靠性测试 297

10.5.5 晶圆减薄 299

10.5.6 晶圆黏附键合的电特性 301

10.6 带图形晶圆黏附键合的完整性 302

10.6.1 用于铜大马士革工艺的部分固化BCB 303

10.6.2 键合强度和空洞／缺陷 304

10.6.3 采用大马士革工艺的Cu/BCB图形层的表面形貌 304

10.7 晶圆级3D集成的可行性演示 305

10.7.1 后通孔3D平台的可行性演示 306

10.7.2 先通孔3D平台的可行性演示 308

10.8 热机械模型 312

10.9 3D平台和应用讨论 315

10.10 小结 317

致谢 318

参考文献 319

第11章 直接复合键合 326

11.1 引言 326

11.2 直接复合键合工艺 327

11.2.1 TSV芯片准备 327

11.2.2 承载面的准备：绝缘层和图形结构制作 329

11.3 金属键合类型和绝缘介质的选择 334

11.4 整体复合键合 334

11.4.1 拾取要求 335

11.4.2 柔性键合 336

11.5 小结 337

参考文献 338

第12章 3D存储器 339

12.1 存储器发展简史 339

12.2 3D集成存储器实现方式 340

12.2.1 3D 封装 340

12.2.2 基于3D IC技术的3D集成存储器 342

12.3 DRAM 345

12.3.1 DRAM制造 345

12.3.2 DRAM简介 345

12.3.3 DRAM存在的问题 346

12.3.4 阵列效率 349

12.3.5 存储墙效应 350

12.3.6 存储器的冗余修复、测试和可靠性 351

12.3.7 3D集成DRAM的优势 353

12.4 3D DRAM制作流程 354

12.4.1 存取时间 355

12.4.2 功耗 356

12.4.3 可靠性 356

12.4.4 成本 357

12.4.5 3D集成存储器的其他优势 360

12.5 Tezzaron 3D集成工艺 360

12.6 嵌入式存储器与3D集成存储器对比 364

12.7 3D集成技术的发展趋势 365

参考文献 367

第13章 3D集成电路架构 368

13.1 引言 368

13.2 3D SoC 369

13.2.1 概述 369

13.2.2 寄生耦合 370

13.3 数字系统 373

13.3.1 图像系统 373

13.3.2 性能受限于互连的系统 374

13.4 微米／纳米集成 378

13.5 3D集成和平面封装的比较 381

参考文献 383

第14章 3D IC的热挑战 386

14.1 引言 386

14.2 纳米级3D集成电路热效应 388

14.2.1 热对器件及互连可靠性的影响 388

14.2.2 3D集成芯片热学解析模型 388

14.2.3 热电耦合机理及其重要性 390

14.3 应用于3D集成电路的自适应热分布预估方法 394

14.3.1 典型封装结构及热传输机理 394

14.3.2 芯片封装热学模型 395

14.3.3 热学解析模型数值求解方法概述 398

14.3.4 分析实例：2D集成电路热分布预估实例 400

14.3.5 分析实例：3D集成电路热分布预估实例 405

14.4 3D集成电路热管理技术概述 410

14.5 总结 412

参考文献 413

第15章 现状及展望 419

15.1 引言 419

15.2 技术与应用 419

15.2.1 系统集成 419

15.2.2 垂直互连 422

15.2.3 基于键合的立体集成技术 426

15.2.4 设计 429

15.3 3D器件封装 430

15.3.1 信号、电源和地的拥塞 430

15.3.2 热的积聚和耗散 431

15.3.3 3D 封装器件的可靠性 432

15.4 3D市场和经济成本 432

15.4.1 技术成熟度 433

15.4.2 成本 433

15.5 市场预测 437

参考文献 440