EDA技术实用教程PDF电子书下载

第1章 概述 1

1.1 EDA技术及其发展 1

1.2 EDA技术实现目标 3

1.3 硬件描述语言VHDL 4

1.4 VHDL综合 5

1.5 基于VHDL的自顶向下设计方法 7

1.6 EDA技术的优势 10

1.7 EDA的发展趋势 11

习题 12

第2章 EDA设计流程及其工具 13

2.1 设计流程 13

2.1.1 设计输入（原理图／HDL文本编辑） 13

2.1.2 综合 15

2.1.3 适配 15

2.1.4 时序仿真与功能仿真 15

2.1.5 编程下载 16

2.1.6 硬件测试 16

2.2 ASIC及其设计流程 16

2.2.1 ASIC设计方法 17

2.2.2 一般ASIC设计的流程 18

2.3 常用EDA工具 19

2.3.1 设计输入编辑器 20

2.3.2 HDL综合器 21

2.3.3 仿真器 22

2.3.4 适配器 22

2.3.5 下载器 23

2.4 Quartus Ⅱ简介 23

2.5 IP核简介 24

习题 26

第3章 FPGA/CPLD结构与应用 27

3.1 概述 27

3.1.1 可编程逻辑器件的发展历程 27

3.1.2 可编程逻辑器件的分类 28

3.2 简单PLD原理 29

3.2.1 电路符号表示 29

3.2.2 PROM 30

3.2.3 PLA 32

3.2.4 PAL 33

3.2.5 GAL 34

3.3 CPLD结构与工作原理 36

3.4 FPGA结构与工作原理 40

3.4.1 查找表逻辑结构 40

3.4.2 Cyclone/Cyclone Ⅱ系列器件的结构与原理 41

3.5 硬件测试技术 46

3.5.1 内部逻辑测试 46

3.5.2 JTAG边界扫描测试 47

3.6 FPGA/CPLD产品概述 50

3.5.3 嵌入式逻辑分析仪 50

3.6.1 Lattice公司的CPLD器件系列 51

3.6.2 Xilinx公司的FPGA和CPLD器件系列 51

3.6.3 Altera公司的FPGA和CPLD器件系列 53

3.6.4 Actel公司的FPGA器件 57

3.6.5 Altera公司的FPGA配置方式与配置器件 57

3.7 编程与配置 58

3.7.1 JTAG方式的在系统编程 58

3.7.2 使用PC并行口配置FPGA 60

3.7.3 FPGA专用配置器件 61

3.7.4 使用单片机配置FPGA 62

3.7.5 使用CPLD配置FPGA 62

习题 63

第4章 VHDL设计初步 64

4.1 多路选择器的VHDL描述 64

4.1.1 2选1多路选择器的VHDL描述 64

4.1.2 相关语句结构和语法说明 66

4.2.1 D触发器的VHDL描述 70

4.2 寄存器描述及其VHDL语言现象 70

4.2.2 VHDL描述的语言现象说明 71

4.2.3 实现时序电路的VHDL不同表述 75

4.2.4 异步时序电路设计 78

4.3 1位二进制全加器的VHDL描述 79

4.3.1 半加器描述 79

4.3.2 CASE语句 81

4.3.3 全加器描述和例化语句 83

4.4 计数器设计 84

4.4.2 整数类型 85

4.4.1 4位二进制加法计数器设计 85

4.4.3 计数器设计的其他表达方式 86

4.5 一般加法计数器设计 88

4.5.1 相关语法说明 89

4.5.2 程序分析 90

4.5.3 含并行置位的移位寄存器设计 91

习题 93

5.1 基本设计流程 95

5.1.1 建立工作库文件夹和编辑设计文件 95

第5章 Quartus Ⅱ应用向导 95

5.1.2 创建工程 96

5.1.3 编译前设置 98

5.1.4 全程编译 99

5.1.5 时序仿真 101

5.1.6 应用RTL电路图观察器 104

5.2 引脚设置和下载 104

5.2.1 引脚锁定 104

5.2.2 配置文件下载 106

5.2.4 JTAG间接模式编程配置器件 108

5.2.3 AS模式编程配置器件 108

5.2.5 USB Blaster编程配置器件使用方法 110

5.3 嵌入式逻辑分析仪使用方法 111

5.4 原理图输入设计方法 116

5.4.1 设计流程 116

5.4.2 应用宏模块的原理图设计 119

习题 123

实验与设计 124

5-1 组合电路的设计 124

5-4 用原理图输入法设计8位全加器 125

5-2 时序电路的设计 125

5-3 设计含异步清零和同步时钟使能的加法计数器 125

5-5 用原理图输入法设计较复杂数字系统 126

第6章 VHDL设计进阶 127

6.1 数据对象 127

6.1.1 常数 127

6.1.2 变量 128

6.1.3 信号 128

6.1.4 进程中的信号与变量赋值 130

6.2 双向和三态电路信号赋值例解 137

6.2.1 三态门设计 138

6.2.2 双向端口设计 139

6.2.3 三态总线电路设计 140

6.3 IF语句概述 143

6.4 进程语句归纳 146

6.4.1 进程语句格式 146

6.4.2 进程结构组成 146

6.4.3 进程要点 147

6.5 并行语句例解 149

6.6 仿真延时 150

6.6.1 固有延时 151

6.6.2 传输延时 152

6.6.3 仿真δ 152

习题 153

实验与设计 153

6-1 7段数码显示译码器设计 153

6-2 8位数码扫描显示电路设计 155

6-3 数控分频器的设计 157

6-4 32位并进／并出移位寄存器设计 158

第7章 宏功能模块与IP应用 159

7.1 宏功能模块概述 159

7.1.1 知识产权核的应用 159

7.1.2 使用Mega Wizard Plug-In Manager 160

7.1.3 在Quartus Ⅱ中对宏功能模块进行例化 161

7.2.2 定制初始化数据文件 162

7.2.1 工作原理 162

7.2 宏模块应用实例 162

7.2.3 定制LPM_ROM元件 164

7.2.4 完成顶层设计 169

7.3 在系统存储器数据读写编辑器应用 170

7.4 编辑SignalTap Ⅱ的触发信号 172

7.5 其他存储器模块的定制与应用 173

7.5.1 RAM定制 173

7.5.2 FIFO定制 174

7.6 流水线乘法累加器的混合输入设计 175

7.7 LPM嵌入式锁相环调用 177

7.7.1 建立嵌入式锁相环元件 178

7.7.2 测试锁相环 179

7.8 IP核NCO数控振荡器使用方法 180

7.9 8051单片机IP软核应用 186

习题 189

实验与设计 190

7-1 正弦信号发生器设计 190

7-2 8位十六进制频率计设计 191

7-4 8051单片机IP核应用实验 194

7-3 IP核应用实验 194

第8章 状态机设计 195

8.1 一般有限状态机的设计 195

8.1.1 数据类型定义语句 195

8.1.2 为什么要使用状态机 197

8.1.3 一般有限状态机的设计 198

8.2 Moore型有限状态机的设计 202

8.2.1 多进程有限状态机 202

8.2.2 单进程Moore型有限状态机 206

8.3 Mealy型有限状态机的设计 209

8.4 状态编码 211

8.4.1 状态位直接输出型编码 212

8.4.2 顺序编码 214

8.4.3 一位热码编码 214

8.5 非法状态处理 215

习题 217

8-1 序列检测器设计 219

8-2 ADC0809采样控制电路的实现 219

实验与设计 219

8-3 数据采集电路和简易存储示波器设计 220

8-4 比较器和D/A器件实现A/D转换功能的电路设计 222

第9章 VHDL结构与要素 225

9.1 实体 225

9.1.1 实体语句结构 225

9.1.2 参数传递说明语句 225

9.1.3 参数传递映射语句 227

9.1.4 端口说明语句 228

9.3 子程序 229

9.2 结构体 229

9.3.1 函数 230

9.3.2 重载函数 233

9.3.3 转换函数 235

9.3.4 决断函数 237

9.3.5 过程 238

9.3.6 重载过程 240

9.4 VHDL库 241

9.4.1 库的种类 241

9.4.2 库的用法 242

9.5 VHDL程序包 244

9.6 配置 246

9.7 VHDL文字规则 247

9.7.1 数字 247

9.7.2 字符串 247

9.7.3 标识符 248

9.7.4 下标名 248

9.8.1 VHDL预定义数据类型 249

9.8 数据类型 249

9.8.2 IEEE预定义标准逻辑位与矢量 252

9.8.3 其他预定义标准数据类型 252

9.8.4 数组类型 253

9.9 操作符 256

9.9.1 逻辑操作符 256

9.9.2 关系操作符 258

9.9.3 算术操作符 259

习题 262

9-1 乐曲硬件演奏电路设计 263

实验与设计 263

9-2 采用高速A/D的存储示波器设计 268

9-3 循环冗余校验（CRC）模块设计 273

第10章 VHDL基本语句 276

10.1 顺序语句 276

10.1.1 赋值语句 276

10.1.2 IF语句 276

10.1.3 CASE语句 276

10.1.4 LOOP语句 279

10.1.5 NEXT语句 280

10.1.6 EXIT语句 281

10.1.7 WAIT语句 282

10.1.8 子程序调用语句 285

10.1.9 RETURN语句 288

10.1.10 NULL语句 288

10.2 VHDL并行语句 289

10.2.1 并行信号赋值语句 289

10.2.2 块语句 292

10.2.3 并行过程调用语句 296

10.2.4 元件例化语句 297

10.2.5 生成语句 298

10.2.6 REPORT语句 302

10.2.7 断言语句 303

10.3 属性描述与定义语句 305

习题 308

实验与设计 310

10-1 移位相加硬件乘法器设计 310

10-2 等精度频率计／相位计设计 315

10-3 基于8051单片机IP核的等精度频率计单片系统设计（LCD显示） 323

10-4 基于8051单片机IP核的等精度频率计单片系统设计（LED显示） 325

第11章 优化和时序分析 326

11.1 资源优化 326

11.1.1 资源共享 326

11.1.2 逻辑优化 328

11.1.3 串行化 329

11.2 速度优化 331

11.2.1 流水线设计 332

11.2.2 寄存器配平 334

11.2.3 关键路径法 335

11.3 优化设置与时序分析 335

11.3.1 Settings设置 336

11.3.2 HDL版本设置及Analysis Synthesis功能 336

11.3.3 Analysis Synthesis的优化设置 337

11.3.4 适配器Fitter设置 337

11.3.5 增量布局布线控制设置 338

11.3.6 使用Design Assistant检查设计可靠性 339

11.3.7 时序设置与分析 339

11.3.8 查看时序分析结果 342

11.3.9 适配优化设置示例 343

11.3.10 Slow Slew Rate设置 346

11.3.11 LogicLock优化技术 347

11.4 Chip Editor应用 347

11.4.1 Chip Editor应用实例 348

11.4.2 Chip Editor功能说明 349

11.4.3 利用Change Manager检测底层逻辑 351

习题 353

11-1 采用流水线技术设计高速数字相关器 354

实验与设计 354

11-2 线性反馈移位寄存器设计 355

11-3 直接数字式频率合成器（DDS）设计 356

11-4 基于DDS的数字移相信号发生器设计实验 360

第12章 系统仿真 363

12.1 仿真 363

12.2 VHDL源程序仿真 364

12.3 仿真激励信号的产生 367

12.4 VHDL测试基准 369

12.5 VHDL系统级仿真 372

12.6 使用ModelSim进行仿真 373

12.7 VHDL的RTL表述 379

12.7.1 行为描述 379

12.7.2 数据流描述 381

12.7.3 结构描述 382

第13章 电子系统设计实践 383

13.1 VGA彩条信号显示控制器设计 383

13.2 VGA图像显示控制器设计 387

13.3 步进电机细分驱动控制 390

13.4 直流电机的PWM控制 396

习题 399

实验与设计 399

13-1 VGA彩条信号显示控制器设计 399

13-2 VGA图像显示控制器设计 399

13-3 步进电机细分驱动控制实验 400

13-4 直流电机PWM控制实验 400

附录 EDA实验系统简介 401

主要参考文献 409