三维电子封装的硅通孔技术PDF电子书下载

第1章 半导体工业中的纳米技术和3D集成技术 1

1.1 引言 1

1.2 纳米技术 1

1.2.1 纳米技术的起源 1

1.2.2 纳米技术的重要里程碑 1

1.2.3 石墨烯与电子工业 3

1.2.4 纳米技术展望 3

1.2.5 摩尔定律：电子工业中的纳米技术 4

1.3 3D集成技术 5

1.3.1 TSV技术 5

1.3.2 3D集成技术的起源 7

1.4 3D Si集成技术展望与挑战 8

1.4.1 3D Si集成技术 8

1.4.2 3D Si集成键合组装技术 9

1.4.3 3D Si集成技术面临的挑战 9

1.4.4 3D Si集成技术展望 9

1.5 3D IC集成技术的潜在应用与挑战 10

1.5.1 3D IC集成技术的定义 10

1.5.2 移动电子产品的未来需求 10

1.5.3 带宽和宽I/O的定义 11

1.5.4 存储带宽 11

1.5.5 存储芯片堆叠 12

1.5.6 宽I/O存储器 13

1.5.7 宽I/O动态随机存储器（DRAM） 13

1.5.8 宽I/O接口 17

1.5.9 2.5D与3D IC集成（无源与有源转接板）技术 17

1.6 2.5D IC集成（转接板）技术的最新进展 18

1.6.1 用作中间基板的转接板 18

1.6.2 用于释放应力的转接板 20

1.6.3 用作载板的转接板 22

1.6.4 用于热管理的转接板 23

1.7 3D IC集成无源TSV转接板技术的新趋势 23

1.7.1 双面贴装空腔式转接板技术 24

1.7.2 有机基板开孔式转接板技术 25

1.7.3 设计举例 25

1.7.4 带散热块的有机基板开孔式转接板技术 27

1.7.5 超低成本转接板 27

1.7.6 用于热管理的转接板技术 28

1.7.7 用于LED和SiP封装的带埋入式微流体通道的转接板技术 29

1.8 埋入式3D IC集成技术 32

1.8.1 带应力释放间隙的半埋入式转接板 33

1.8.2 用于光电子互连的埋入式3D混合IC集成技术 33

1.9 总结与建议 34

1.10 参考文献 35

第2章 TSV技术 39

2.1 引言 39

2.2 TSV的发明 39

2.3 采用TSV技术的量产产品 40

2.4 TSV孔的制作 41

2.4.1 DRIE与激光打孔 41

2.4.2 制作锥形孔的DRIE工艺 44

2.4.3 制作直孔的DRIE工艺 46

2.5 绝缘层制作 56

2.5.1 热氧化法制作锥形孔绝缘层 56

2.5.2 PECVD法制作锥形孔绝缘层 58

2.5.3 PECVD法制作直孔绝缘层的实验设计 58

2.5.4 实验设计结果 60

2.5.5 总结与建议 61

2.6 阻挡层与种子层制作 62

2.6.1 锥形TSV孔的Ti阻挡层与Cu种子层 63

2.6.2 直TSV孔的Ta阻挡层与Cu种子层 64

2.6.3 直TSV孔的Ta阻挡层沉积实验与结果 65

2.6.4 直TSV孔的Cu种子层沉积实验与结果 67

2.6.5 总结与建议 67

2.7 TSV电镀Cu填充 69

2.7.1 电镀Cu填充锥形TSV孔 69

2.7.2 电镀Cu填充直TSV孔 70

2.7.3 直TSV盲孔的漏电测试 72

2.7.4 总结与建议 73

2.8 残留电镀Cu的化学机械抛光（CMP） 73

2.8.1 锥形TSV的化学机械抛光 73

2.8.2 直TSV的化学机械抛光 74

2.8.3 总结与建议 82

2.9 TSV Cu外露 83

2.9.1 CMP湿法工艺 83

2.9.2 干法刻蚀工艺 86

2.9.3 总结与建议 89

2.10 FEOL与BEOL 90

2.11 TSV工艺 90

2.11.1 键合前制孔工艺 91

2.11.2 键合后制孔工艺 91

2.11.3 先孔工艺 91

2.11.4 中孔工艺 91

2.11.5 正面后孔工艺 91

2.11.6 背面后孔工艺 92

2.11.7 无源转接板 93

2.11.8 总结与建议 93

2.12 参考文献 94

第3章 TSV的力学、热学与电学行为 97

3.1 引言 97

3.2 SiP封装中TSV的力学行为 97

3.2.1 有源／无源转接板中TSV的力学行为 97

3.2.2 可靠性设计（DFR）结果 100

3.2.3 含RDL层的TSV 102

3.2.4 总结与建议 105

3.3 存储芯片堆叠中TSV的力学行为 105

3.3.1 模型与方法 105

3.3.2 TSV的非线性热应力分析 106

3.3.3 修正的虚拟裂纹闭合技术 108

3.3.4 TSV界面裂纹的能量释放率 110

3.3.5 TSV界面裂纹能量释放率的参数研究 110

3.3.6 总结与建议 115

3.4 TSV的热学行为 116

3.4.1 TSV芯片／转接板的等效热导率 116

3.4.2 TSV节距对TSV芯片／转接板等效热导率的影响 119

3.4.3 TSV填充材料对TSV芯片／转接板等效热导率的影响 120

3.4.4 TSV Cu填充率对TSV芯片／转接板等效热导率的影响 120

3.4.5 更精确的计算模型 123

3.4.6 总结与建议 125

3.5 TSV的电学性能 125

3.5.1 电学结构 125

3.5.2 模型与方程 126

3.5.3 总结与建议 127

3.6 盲孔TSV的电测试 128

3.6.1 测试目的 128

3.6.2 测试原理与仪器 128

3.6.3 测试方法与结果 131

3.6.4 盲孔TSV电测试指引 133

3.6.5 总结与建议 136

3.7 参考文献 136

第4章 薄晶圆的强度测量 140

4.1 引言 140

4.2 用于薄晶圆强度测量的压阻应力传感器 140

4.2.1 压阻应力传感器及其应用 140

4.2.2 压阻应力传感器的设计与制作 140

4.2.3 压阻应力传感器的校准 142

4.2.4 背面磨削后晶圆的应力 144

4.2.5 切割胶带上晶圆的应力 149

4.2.6 总结与建议 150

4.3 晶圆背面磨削对Cu-low-k芯片力学行为的影响 151

4.3.1 实验方法 151

4.3.2 实验过程 152

4.3.3 结果与讨论 154

4.3.4 总结与建议 160

4.4 参考文献 161

第5章 薄晶圆拿持技术 163

5.1 引言 163

5.2 晶圆减薄与薄晶圆拿持 163

5.3 黏合是关键 163

5.4 薄晶圆拿持问题与可能的解决方案 164

5.4.1 200mm薄晶圆的拿持 165

5.4.2 300mm薄晶圆的拿持 172

5.5 切割胶带对含Cu/Au焊盘薄晶圆拿持的影响 176

5.6 切割胶带对含有Cu-Ni-Au凸点下金属（UBM）薄晶圆拿持的影响 177

5.7 切割胶带对含RDL和焊锡凸点TSV转接板薄晶圆拿持的影响 178

5.8 薄晶圆拿持的材料与设备 180

5.9 薄晶圆拿持的黏合剂和工艺指引 181

5.9.1 黏合剂的选择 181

5.9.2 薄晶圆拿持的工艺指引 182

5.10 总结与建议 182

5.11 3M公司的晶圆支撑系统 183

5.12 EVG公司的临时键合与解键合系统 186

5.12.1 临时键合 186

5.12.2 解键合 186

5.13 载体的薄晶圆拿持技术 187

5.13.1 基本思路 187

5.13.2 设计与工艺 187

5.13.3 总结与建议 189

5.14 参考文献 189

第6章 微凸点制作、组装与可靠性 192

6.1 引言 192

A部分：晶圆微凸点制作工艺 193

6.2 内容概述 193

6.3 普通焊锡凸点制作的电镀方法 193

6.4 3DIC集成SiP的组装工艺 194

6.5 晶圆微凸点制作的电镀方法 194

6.5.1 测试模型 194

6.5.2 采用共形Cu电镀和Sn电镀制作晶圆微凸点 195

6.5.3 采用非共形Cu电镀和Sn电镀制作晶圆微凸点 200

6.6 制作晶圆微凸点的电镀工艺参数 202

6.7 总结与建议 203

B部分：超细节距晶圆微凸点的制作、组装与可靠性评估 203

6.8 细节距无铅焊锡微凸点 204

6.8.1 测试模型 204

6.8.2 微凸点制作 204

6.8.3 微凸点表征 205

6.9 C2C互连细节距无铅焊锡微凸点的组装 210

6.9.1 组装方法、表征方法与可靠性评估方法 210

6.9.2 C2C自然回流焊组装工艺 211

6.9.3 C2C自然回流焊组装工艺效果的表征 211

6.9.4 C2C热压键合（TCB）组装工艺 212

6.9.5 C2C热压键合（TCB）组装工艺效果的表征 214

6.9.6 组装可靠性评估 214

6.10 超细节距晶圆无铅焊锡微凸点的制作 219

6.10.1 测试模型 219

6.10.2 微凸点制作 219

6.10.3 超细节距微凸点的表征 219

6.11 总结与建议 221

6.12 参考文献 221

第7章 微凸点的电迁移 224

7.1 引言 224

7.2 大节距大体积微焊锡接点 224

7.2.1 测试模型与测试方法 224

7.2.2 测试步骤 226

7.2.3 测试前试样的微结构 226

7.2.4 140℃、低电流密度条件下测试后的试样 227

7.2.5 140℃、高电流密度条件下测试后的试样 229

7.2.6 焊锡接点的失效机理 231

7.2.7 总结与建议 232

7.3 小节距小体积微焊锡接点 233

7.3.1 测试模型与方法 233

7.3.2 结果与讨论 235

7.3.3 总结与建议 241

7.4 参考文献 241

第8章 芯片到芯片、芯片到晶圆、晶圆到晶圆键合 245

8.1 引言 245

8.2 低温焊料键合基本原理 245

8.3 低温C2C键合［（SiO2/Si3N4/Ti/Cu）到（SiO2/Si3N4/Ti/Cu/In/Sn/Au）］ 246

8.3.1 测试模型 246

8.3.2 拉力测试结果 248

8.3.3 X射线衍射与透射电镜观察结果 250

8.4 低温C2C键合［（SiO2/Ti/Cu/Au/Sn/In/Sn/Au）到（SiO2/Ti/Cu/Sn/In/Sn/Au）］ 252

8.4.1 测试模型 252

8.4.2 测试结果评估 253

8.5 低温C2W键合［（SiO2/Ti/Au/Sn/In/Au）到（SiO2/Ti/Au）］ 254

8.5.1 焊料设计 255

8.5.2 测试模型 255

8.5.3 用于3D IC芯片堆叠的InSnAu低温键合 257

8.5.4 InSnAu IMC层的SEM、TEM、XDR、DSC分析 258

8.5.5 InSnAu IMC层的弹性模量和硬度 259

8.5.6 三次回流后的InSnAu IMC层 259

8.5.7 InSnAu IMC层的剪切强度 260

8.5.8 InSnAu IMC层的电阻 262

8.5.9 InSnAu IMC层的热稳定性 263

8.5.10 总结与建议 264

8.6 低温W2W键合［TiCuTiAu到TiCuTiAuSnInSnInAu］ 264

8.6.1 测试模型 265

8.6.2 测试模型制作 265

8.6.3 低温W2W键合 265

8.6.4 C-SAM检测 267

8.6.5 微结构的SEM/EDX/FIB/TEM分析 268

8.6.6 氦泄漏率测试与结果 271

8.6.7 可靠性测试与结果 272

8.6.8 总结与建议 273

8.7 参考文献 275

第9章 3D IC集成的热管理 278

9.1 引言 278

9.2 TSV转接板对3D SiP封装热性能的影响 279

9.2.1 封装的几何参数与材料的热性能参数 279

9.2.2 TSV转接板对封装热阻的影响 280

9.2.3 芯片功率的影响 280

9.2.4 TSV转接板尺寸的影响 281

9.2.5 TSV转接板厚度的影响 281

9.2.6 芯片尺寸的影响 282

9.3 3D存储芯片堆叠封装的热性能 282

9.3.1 均匀热源3D堆叠TSV芯片的热性能 282

9.3.2 非均匀热源3D堆叠TSV芯片的热性能 282

9.3.3 各带一个热源的两个TSV芯片 283

9.3.4 各带两个热源的两个TSV芯片 284

9.3.5 交错热源作用下的两个TSV芯片 285

9.4 TSV芯片厚度对热点温度的影响 287

9.5 总结与建议 287

9.6 3D SiP封装的TSV和微通道热管理系统 288

9.6.1 测试模型 288

9.6.2 测试模型制作 289

9.6.3 晶圆到晶圆键合 291

9.6.4 热性能与电性能 292

9.6.5 品质与可靠性 293

9.6.6 总结与建议 295

9.7 参考文献 296

第10章 3D IC封装 299

10.1 引言 299

10.2 TSV技术与引线键合技术的成本比较 300

10.3 Cu-low-k芯片堆叠的引线键合 301

10.3.1 测试模型 301

10.3.2 Cu-low-k焊盘上的应力 301

10.3.3 组装与工艺 304

10.3.4 总结与建议 312

10.4 芯片到芯片的面对面堆叠 313

10.4.1 用于3D IC封装的AuSn互连 313

10.4.2 测试模型 313

10.4.3 C2W组装 316

10.4.4 C2W实验设计 319

10.4.5 可靠性测试与结果 322

10.4.6 用于3D IC封装的SnAg互连 323

10.4.7 总结与建议 325

10.5 用于低成本、高性能与高密度SiP封装的面对面互连 326

10.5.1 用于超细节距Cu-low-k芯片的Cu柱互连技术 326

10.5.2 .可靠性评估 327

10.5.3 一些新的设计 328

10.6 埋入式晶圆级封装（eWLP）到芯片的互连 328

10.6.1 2D eWLP与再布线芯片封装（RCP）互连 328

10.6.2 3D eWLP与再布线芯片封装（RCP）互连 329

10.6.3 总结与建议 329

10.7 引线键合可靠性 330

10.7.1 常用芯片级互连技术 330

10.7.2 力学模型 330

10.7.3 数值结果 332

10.7.4 实验结果 333

10.7.5 关于Cu引线的更多结果 334

10.7.6 关于Au引线的结果 334

10.7.7 Cu引线与Au引线的应力应变关系 335

10.7.8 总结与建议 336

10.8 参考文献 338

第11章 3D集成的发展趋势 344

11.1 引言 344

11.2 3D Si集成发展趋势 344

11.3 3D IC集成发展趋势 345

11.4 参考文献 346

附录A 量度单位换算表 347

附录B 缩略语表 351

附录C TSV专利 355

附录D 推荐阅读材料 366

D.1 TSV、3D集成与可靠性 366

D.2 3D MEMS与IC集成 380

D.3 半导体IC封装 384