高速电路PCB设计与EMC技术分析PDF电子书下载

上篇 基础篇 3

第1章 高速电路设计概述 3

1.1 高速信号 3

1.1.1 高速的界定 3

1.1.2 高速信号的频谱 4

1.1.3 集总与分布参数系统 6

1.2 无源器件的高频特性 6

1.2.1 金属导线和走线 7

1.2.2 电阻 8

1.2.3 电容 8

1.2.4 电感和磁珠 8

1.3 高速电路设计面临的问题 9

1.3.1 电磁兼容性 9

1.3.2 信号完整性 10

1.3.3 电源完整性 10

1.4 本章小结 11

第2章 电磁兼容基础 12

2.1 电磁兼容的基本概念 12

2.1.1 电磁兼容性定义 12

2.1.2 电磁干扰模型 14

2.2 电磁兼容的重要性 17

2.2.1 军事上的意义 17

2.2.2 产品的市场准入 17

2.2.3 电磁泄露与信息安全 18

2.3 电磁兼容标准化及认证 19

2.3.1 电磁兼容标准 19

2.3.2 电磁兼容相关认证 24

2.4 电磁兼容设计 26

2.4.1 系统工程方法 26

2.4.2 结构设计与EMC 27

2.4.3 接地技术 28

2.4.4 滤波技术 34

2.4.5 电磁屏蔽技术 40

2.5 本章小结 45

第3章 PCB上的电磁干扰 47

3.1 PCB基础知识 47

3.2 PCB上的噪声 50

3.2.1 电源线上的噪声 50

3.2.2 地线上的噪声 51

3.3 PCB的电磁辐射 52

3.4 元器件的电磁辐射 54

3.5 典型案例1——晶振信号辐射造成灵敏度下降 58

3.6 本章小结 59

第4章 高速电路信号完整性 60

4.1 信号完整性概述 60

4.1.1 信号完整性问题 61

4.1.2 高速电路信号完整性问题的分析工具 62

4.2 传输线原理 65

4.2.1 PCB中的传输线结构 65

4.2.2 传输线参数 66

4.2.3 传输线模型 67

4.3 时序分析 70

4.3.1 传播速度 70

4.3.2 时序参数 71

4.3.3 时序设计目标和应用举例 73

4.4 反射及阻抗匹配 75

4.4.1 瞬态阻抗及反射 76

4.4.2 反弹 77

4.4.3 上升沿对反射的影响 80

4.4.4 电抗性负载反射 81

4.5 串扰 86

4.5.1 串扰现象 86

4.5.2 容性耦合和感性耦合 87

4.5.3 串扰的模型描述 87

4.5.4 串扰噪声分析 90

4.5.5 互连参数变化对串扰的影响 93

4.6 本章小结 96

第5章 信号完整性测量 98

5.1 逻辑分析仪 98

5.1.1 逻辑分析仪的工作原理 98

5.1.2 采集 99

5.1.3 存储 100

5.1.4 触发 102

5.1.5 分析 103

5.1.6 使用逻辑分析仪 104

5.2 示波器 105

5.2.1 模拟示波器和数字示波器 105

5.2.2 示波器的各个系统和控制 108

5.2.3 示波器的关键指标 113

5.3 时域反射仪和阻抗测量 116

5.4 本章小结 118

第6章 高速电路电源完整性 119

6.1 电源完整性问题概述 120

6.1.1 芯片内部开关噪声 121

6.1.2 芯片外部开关噪声 123

6.1.3 减小同步开关噪声的其他措施 125

6.1.4 同步开关噪声总结 126

6.2 电源分配网络系统设计 126

6.2.1 PCB电源分配系统 128

6.2.2 电源模块的模型 128

6.2.3 去耦电容的模型 129

6.2.4 电源／地平面对的模型 133

6.3 本章小结 134

第7章 去耦和旁路 135

7.1 去耦和旁路特性 135

7.2 去耦和旁路电路属性参数 136

7.2.1 能量储存 136

7.2.2 阻抗 136

7.2.3 谐振 137

7.2.4 其他特性 139

7.3 电源层和接地层电容 139

7.4 电容选择举例 141

7.4.1 去耦电容的选择 141

7.4.2 大电容的选择 144

7.4.3 选择电容的其他考虑因素 146

7.5 集成芯片内电容 146

7.6 本章小结 148

下篇 应用篇 151

第8章 高速电路PCB的布局和布线 151

8.1 走线与信号回路 152

8.1.1 PCB的走线结构 152

8.1.2 网络、传输线、信号路径和走线 152

8.1.3 “地”、返回路径、镜像层和磁通最小化 154

8.2 返回路径 155

8.2.1 返回电流的分布 155

8.2.2 不理想的参考平面 156

8.2.3 参考平面的切换 157

8.2.4 地弹 158

8.3 高速PCB的叠层设计 160

8.3.1 多层板叠层设计原则 160

8.3.2 尽量使用多层电路板 162

8.3.3 6层板叠层配置实例 163

8.4 高速PCB的分区 163

8.4.1 高速PCB的功能分割 163

8.4.2 混合信号PCB的分区设计 165

8.5 高速PCB的元件布局 167

8.5.1 布线拓扑和端接技术 168

8.5.2 如何选择端接方式 172

8.5.3 端接的仿真分析 173

8.6 高速PCB布线策略和技巧 175

8.6.1 过孔的使用 175

8.6.2 调整走线长度 176

8.6.3 拐角走线 176

8.6.4 差分对走线 177

8.6.5 走线的3-W原则 178

8.7 本章小结 179

第9章 现代高速PCB设计方法及EDA 180

9.1 现代高速PCB设计方法 180

9.1.1 传统的PCB设计方法 180

9.1.2 基于信号完整性分析的PCB设计方法 181

9.2 高速互连仿真模型 182

9.2.1 SPICE模型 182

9.2.2 IBIS模型 183

9.2.3 Verilog-AMS/VHDL-AMS模型 191

9.2.4 三种模型的比较 191

9.2.5 传输线模型 192

9.3 常用PCB设计软件 193

9.3.1 Protel 193

9.3.2 OrCAD 194

9.3.3 ZUKEN CR5000 195

9.3.4 Cadence Allegro系统互连设计平台 195

9.3.5 Mentor Graphics PADS 196

9.4 本章小结 197

第10章 PowerLogic ＆ PowerPCB——高速电路设计 198

10.1 PADS软件套装 198

10.2 PowerLogic——原理图设计 200

10.2.1 PowerLogic的用户界面 200

10.2.2 建立一个新的设计 202

10.2.3 环境参数设置 203

10.2.4 添加、删除和复制元件 205

10.2.5 PADS元件库与新元件的创建 206

10.2.6 建立和编辑连线 207

10.2.7 在PowerLogic下的叠层设置 209

10.2.8 在PowerLogic下定义设计规则 209

10.2.9 输出网表到PCB 210

10.3 PowerPCB——版图设计 211

10.3.1 PowerPCB的用户界面 211

10.3.2 设计准备 213

10.3.3 单位设置 213

10.3.4 建立板边框 213

10.3.5 设置禁布区 214

10.3.6 输入网表 215

10.3.7 叠层设计 216

10.3.8 定义设计规则 218

10.3.9 颜色设置 223

10.4 元件布局 224

10.4.1 准备 224

10.4.2 散开元器件 225

10.4.3 设置网络的颜色和可见性 226

10.4.4 建立元件组合 226

10.4.5 原理图驱动布局 228

10.4.6 放置连接器 229

10.4.7 顺序放置电阻 229

10.4.8 使用查找（Find）命令放置元件 230

10.4.9 极坐标方式放置（Radial Placement）元件 231

10.4.10 布局完成 232

10.5 布线 232

10.5.1 布线准备 232

10.5.2 几种布线方式 236

10.5.3 布线完成 242

10.6 定义分割／混合平面层 242

10.6.1 选择网络并指定不同的显示颜色 242

10.6.2 设置各层的显示颜色和平面层的属性 243

10.6.3 定义平面层区域 243

10.6.4 定义平面层的分隔 244

10.6.5 灌注平面层 244

10.6.6 初步完成PCB设计 245

10.7 本章小结 245

第11章 HyperLynx——信号完整性及EMC分析 246

11.1 HyperLynx软件 246

11.2 LineSim——布线前仿真 247

11.2.1 利用LineSim进行反射分析 247

11.2.2 利用LineSim进行EMC/EMI分析 257

11.2.3 传输线损耗仿真 258

11.2.4 利用LineSim进行串扰分析 259

11.3 BoardSim——布线后分析 264

11.3.1 生成BoardSim电路板 265

11.3.2 BoardSim的批处理板级分析 265

11.3.3 BoardSim的交互式仿真 272

11.3.4 BoardSim端接向导 274

11.3.5 BoardSim串扰分析 276

11.4 本章小结 278

第12章 实例——基于信号完整性分析的高速数据采集系统的设计 279

12.1 系统组成 279

12.1.1 AD9430芯片简介 280

12.1.2 CPLD芯片简介 280

12.1.3 USB2.0设备控制芯片——CY7C68013 281

12.1.4 SDRAM 281

12.2 基于信号完整性的系统设计过程 281

12.2.1 原理图的信号完整性设计 281

12.2.2 PCB的信号完整性设计 283

12.3 设计验证 288

12.3.1 差分时钟网络仿真 288

12.3.2 数据通道仿真 289

12.4 本章小结 290

附录A 常用导体材料的特性参数 291

附录B 常用介质材料的特性参数 292

附录C 变化表 293

附录D 国际单位的前缀 294

附录E 电磁兼容常用术语 295

附录F 我国的电磁兼容标准 298

参考文献 303