Altium Designer EDA设计与实践PDF电子书下载

第1章Altium Designer平台与EDA设计 1

1.1 Altium Designer与电子设计的发展 1

1.1.1 Altium Designer平台性能 2

1.1.2多用户的协同开发 2

1.2 EDA设计与Altium Designer融合 3

1.2.1丰富的IP库资源 5

1.2.2可视化的工程操作 5

1.2.3强大的SOPC设计能力 5

1.2.4简单而实用IP设计功能 9

1.2.5便捷的虚拟仪器调试 10

1.2.6高效的TestBench设计功能 11

1.3可重构的硬件开发平台和突破传统设计流程 11

1.3.1可重构的硬件平台 11

1.3.2统一的开发环境 13

1.3.3高效的板级在线调试 14

1.4丰富的在线网络资源 15

1.5 Altium Designer工程层次结构 16

第2章 电子系统设计的创新验证平台 18

2.1 NBII 18

2.1.1 NBII介绍 18

2.1.2 NBII的主要功能 18

2.1.3 NBII的结构特点 19

2.1.4 NBII板载资源 20

2.2 NB3000系列 21

2.2.1 NB3000介绍 21

2.2.2 NB3000的系统结构 22

2.2.3 NB3000的系统资源 22

2.2.4 NB3000的外围接口 27

2.3深入NB3000 30

2.3.1 NB3000快速构建电子系统设计原型 30

2.3.2音乐霹雳彩灯设计 31

第3章Altium Designer FPGA系统设计 50

3.1 EDA设计流程简介 50

3.2 Altium Designer EDA设计平台的特点 53

3.3 Altium Designer EDA开发流程介绍 56

3.3.1新建FPGA工程 56

3.3.2 HDL方法设计子模块驱动 57

3.4 Altium Designer逻辑功能仿真 61

3.4.1仿真的类型 61

3.4.2 Altium Designer TestBench基本结构 61

3.4.3 Altium Designer TestBench操作步骤 63

3.4.4测试信号的产生 63

3.4.5初次启动TestBench仿真 65

3.5 Altium Designer原理图输入法设计 67

3.5.1原理图分层设计流程与图标创建 67

3.5.2原理图模块连接设计 73

3.5.3原理图设计逻辑仿真 78

3.5.4原理图调用器件库内元件设计 82

3.6 Altium Designer常用操作介绍 85

3.6.1原理图IP库介绍 85

3.6.2原理图放置器件 86

3.6.3原理图信号的连接 87

3.6.4器件图标序号的快速添加 88

3.6.5电源与地的作用 88

第4章FPGA工程的系统验证与IP封装方法 89

4.1 FPGA工程的系统验证简介 89

4.2 FPGA工程下载的基本流程 90

4.3 NanoBoard开发平台与Altium Designer的操作 90

4.3.1 NanoBoard与Altium Designer的连接 90

4.3.2 Altium Designer与NanoBoard的可视化操作 91

4.4建立FPGA工程约束条件 94

4.4.1约束文件语法定义 94

4.4.2约束文件的输入与添加 98

4.5 Altium Designer编译、综合与下载 99

4.6采用标准的Nano平台完成下载 103

4.7虚拟仪器的使用 106

4.8核心工程设计与IP封装设计 116

4.8.1设计与发布IP器件 116

4.8.2验证IP器件 121

第5章Altium Designer片上嵌入式系统设计 124

5.1 8位处理器TSK51内核 124

5.1.1 TSK51系列微处理器 124

5.1.2 TSK51x引脚定义 125

5.1.3 TSK51x存储器管理 128

5.2基于TSK51的嵌入式软件开发环境 131

5.2.1嵌入式软件编译环境 131

5.2.2创建一个嵌入式工程 133

5.2.3设置嵌入式工程选项 135

5.2.4构建嵌入式应用 136

5.2.5调试嵌入式应用 137

5.3 Altium Designer 8位嵌入式FPGA系统设计流程 139

5.3.1 Altium Designer图形化设计流程控制 139

5.3.2基于Nexus协议的JTAG软链 151

5.3.3嵌入式工程的在线调试 155

第6章 基于TSK3000A的32位片上嵌入式系统设计 160

6.1 TSK3000A 32位软核处理器的特点 160

6.1.1软核处理器的应用优势 161

6.1.2 TSK3000A处理器的特性 162

6.2 TSK3000A 32位处理器的介绍 162

6.2.1引脚介绍 163

6.2.2处理器配置 165

6.2.3存储器和IO管理 167

6.2.4存储器映射定义 169

6.2.5存储器和外设IO访问 172

6.2.6通用寄存器 174

6.2.7特殊功能寄存器 175

6.3中断和异常 180

6.3.1中断 181

6.3.2软件异常 182

6.3.3中断模式 182

6.3.4从中断返回 184

6.4可编程间隔定时器 185

6.5 Wishbone总线通信 186

6.5.1 Wishbone器件的读写 186

6.5.2 Wishbone时序 188

6.5.3系统互连专用器件 189

6.6基于TSK3000A的FPGA系统设计 189

6.6.1基于TSK3000A的硬件系统搭建 189

6.6.2基于TSK3000A的嵌入式编程 202

6.6.3工程的构建以及下载运行 205

第7章 软件平台构建器设计技术 208

7.1 OpenBus总线系统 208

7.1.1 OpenBus总线系统简介 208

7.1.2 OpenBus总线系统基本原理 209

7.1.3 OpenBus系统设计基础 210

7.2采用OpenBus总线构建TSK3000A处理器系统 213

7.3软件平台构建器的基本原理 222

7.4采用软件平台构建器进行嵌入式软件设计 223

7.5工程的构建以及下载运行 230

第8章Altium Designer与第三方平台的连接 232

8.1 Altium Designer与第三方开发板的连接 232

8.1.1传统的并口下载调试电缆的连接 232

8.1.2 Altium USB JTAG适配器的连接 233

8.1.3 NanoBoard与第三方开发板的连接 233

8.2 Altium Designer JTAG扫描链 234

8.2.1从JTAG的发展谈起 234

8.2.2 JTAG扫描的级联 237

8.2.3 Altium Designer JTAG的类型 237

8.2.4从Altium Designer JTAG的连接方式谈起 240

8.2.5 Altium Designer JTAG扫描链特点 240

8.3 Altium Designer第三方开发板工程移植 241

8.3.1从最简单的Simple_Counter工程移植开始 244

8.3.2将工程下载至第三方开发平台的FPGA配置Flash中 247

8.3.3运用“软”链调试设计 248