VHDL芯片设计PDF电子书下载

第1章 集成电路设计的发展 1

1.1使用小规模集成电路元件进行设计 2

1.2使用中规模集成电路元件进行设计 5

1.3使用大规模和超大规模集成电路元件进行设计 7

1.3.1 PROM（可编程ROM） 7

1.3.2 PLA（可编程逻辑阵列） 9

1.3.3 PAL（可编程阵列逻辑） 10

1.3.4 PEEL（可编程电可清除逻辑阵列） 11

1.3.5 FPGA（现场可编程门阵列） 12

1.4 FPGA元件的规划方式 14

1.4.1电路图设计方式 15

1.4.2 FSM（有限态自动机） 15

1.4.3 Waveform（信号波形输入方式） 16

1.4.4 VHDL（硬件描述语言） 16

1.5什么是VHDL 17

第2章 VHDL语言的程序结构及保留字 19

2.1 VHDL语言的程序结构 20

2.2注释（Comment）栏 21

2.4实体（entity） 22

2.3库程序（1ibrary） 22

2.5端口（port） 23

2.5.1输入（in） 23

2.5.2输出（out） 24

2.5.3输入输出双向（inout） 24

2.5.4缓冲器（Buffer） 24

2.6架构（architecture） 27

2.8完整的VHDL程序的要素 28

2.7架构的描述方式 28

2.9标识符（Identifier）及大小写 29

第3章 数据对象和数据类型 31

3.1数据类型（Data type） 32

3.2预定义数据类型 33

3.2.1位（Bit） 33

3.2.2字符（Character） 33

3.2.3位向量（Bit_Vector） 33

3.2.6实型（Real） 34

3.2.5整型（Integer） 34

3.2.4字符串（String） 34

3.2.7自然数（Natural） 35

3.2.8正数（Positive） 35

3.2.9布尔（Boolean） 35

3.2.10时间（Time） 36

3.2.11预定义数据类型的使用 36

3.3自定义数据类型 40

3.3.1枚举（Enumeration） 40

3.3.3数组（Array） 41

3.3.2子数据类型（Sub-Type） 41

3.3.4记录（Record） 43

3.3.5物理量（Physical） 45

3.4IEEE Std_logic_1164程序包 46

3.5数据对象（Data object） 49

3.5.1常量（Constant） 49

3.5.2信号（Signal） 50

3.5.3变量（Variable） 52

3.5.4别名（Alias） 52

3.6.1逻辑运算（Logical Operation） 55

3.6运算符（Operator） 55

3.6.2关系运算（Relational Operation） 56

3.6.3算术运算 57

3.6.4数值移位运算 58

3.6.5其他运算 60

3.6.6运算符（Operator）的优先顺序 61

3.7常用符号 62

3.7.1对象连接（Concatenation）“ ” 63

3.7.2信号设置“＜＝” 65

3.7.3设置初值或变量内容“∶＝” 66

第4章 属性、并发性、顺序性 69

4.1属性（Attributes） 70

4.2数值属性（Value Attributes） 70

4.2.1数值类型属性（ValueType Attribute） 70

4.2.2数值数组属性（ValueArray Attribute） 71

4.2.3数值块属性（ValueBlock Attribute） 72

4.3函数属性（Function Attributes） 73

4.3.1函数类型属性（FunctionType Attribute） 74

4.3.2函数数组属性（FunctionArray Attribute） 75

4.3.3函数信号属性（FunctionSignal Attribute） 76

4.4信号属性（Signal Attributes） 79

4.5类型属性（Type Attributes） 81

4.6范围属性（Range Attributes） 81

4.7电路架构的描述（ArchitectureDescription） 82

4.7.1数据流描述（Data FlowDescription） 83

4.7.2行为描述（BehaviorDescription） 84

4.7.4元件声明（ComponentDeclaration） 86

4.7.3 结构描述（StructureDescription） 86

4.7.5元件连线映射（Mapping） 87

4.7.6名称映射（MappingBy Name） 87

4.7.7位置映射（MappingBy Position） 88

第5章 以数据流风格来描述架构 95

5.1并发性语句（Concurrentstatement） 96

5.1.1程序A 96

5.1.2程序B 96

5.2直接式信号设定＜＝ 97

5.3.1单行语句条件式信号设定 108

5.3条件式信号设定when…else 108

5.3.2多行语句（Multiple statement）条件式信号设定 118

5.4选择性信号设定with…select…when 132

第6章 以行为风格来描述架构 151

6.1 process语句 152

6.2 if语句 153

6.2.1 if…then…end if 153

6.2.2 if…then…else…end if 155

6.2.3 if…then…elsif…end if 156

6.2.4 if…then…elsif…else…end if 159

6.2.5嵌套式if语句 160

6.3 case…is…when语句 170

6.4 循环语句（Loop） 188

6.4.1 for…loop…end loop 188

6.4.2 while…loop…end loop 189

6.4.3 loop…end loop 191

6.4.4 next 191

6.4.5 exit 192

6.4.6 null 192

6.5.1 wait until条件式 209

6.5等待语句（wait） 209

6.5.2 wait on信号 219

6.5.3 wait for时间 220

6.5.4 assert 220

6.6结论 222

第7章 以结构风格来描述架构 229

7.1 方块（Block） 231

7.2元件（Component） 248

7.2.1元件的设计和声明 249

7.2.2元件连线映射 （Mapping） 250

7.2.3名称映射（MappingBy name） 250

7.2.4位置映射（MappingBy position） 250

7.3参数化元件 273

7.4参数化重复性元件 287

7.4.1重复性生成语句（for…generate） 288

7.4.2条件式生成语句（if…generate） 288

第8章 函数、过程和程序包 299

8.1.1函数的声明 300

8.1函数（function） 300

8.1.2函数的主体（即函数的定义） 302

8.2过程（procedure） 315

8.2.1过程的声明 315

8.2.2过程的主体（即过程的定义） 317

8.3程序包（Package） 333

8.3.1程序包的声明（PackageDeclaration） 334

8.3.2程序包的主体（PackageBody） 335

第9章 状态机、计数器、移位寄存器 350

9.1 Moore状态机 351

9.2 Mealy状态机 361

9.3计数器（Counter） 378

9.3.1无规则计数器 378

9.3.2有规则计数器 384

9.4移位寄存器（Shift Register） 396

附录A VHDL的保留字 407

附录B 完整的系统操作流程 409

附录C 命令文件内常用的命令 441

附录D 国内外电气图形符号对照表 457