数字电子与EDA技术PDF电子书下载

第1章 数字电子系统分析与设计基础 1

1.1数字信号与数字电路 1

1.1.1模拟信号与数字信号 1

1.1.2数字电路与模拟电路的区别及联系 1

1.2数制及转换 2

1.2.1十进制 3

1.2.2二进制 3

1.2.3十六进制 3

1.2.4不同进制之间的相互转换 3

1.3逻辑运算与逻辑代数 6

1.3.1逻辑运算及其表示方法 6

1.3.2逻辑代数的定理及定律 13

1.3.3逻辑函数式的代数法化简 14

1.4逻辑函数的卡诺图化简 15

1.4.1逻辑函数的最小项表达式 15

1.4.2用卡诺图化简逻辑函数 16

1.5二进制数的算术运算 19

1.5.1无符号二进制数的算术运算 19

1.5.2有符号二进制数的表示及加减法运算 19

1.6二进制编码 22

1.6.1二-十进制码 22

1.6.2格雷码 23

1.6.3 ASCII码 24

1.7数字系统设计与EDA技术概述 25

1.7.1数字系统设计及设计方法的发展 25

1.7.2 EDA技术的含义及主要内容 27

习题与思考题 29

第2章 逻辑门电路 32

2.1基于二极管和三极管的简单逻辑门电路 32

2.1.1二极管与门和二极管或门电路 32

2.1.2三极管非门电路 33

2.2 TTL逻辑门电路 33

2.2.1基本TTL与非门的工作原理 33

2.2.2 TTL与非门的技术参数 35

2.2.3标准TTL集成逻辑门的改进系列参数及对比 39

2.3 MOS管逻辑门电路 41

2.3.1 MOS管及其开关特性 42

2.3.2 CMOS反相器 42

2.3.3 MOS管与非门电路和MOS管或非门电路 45

2.3.4 CMOS集成逻辑门的种类及参数 46

2.4三态门及应用 47

2.4.1三态门的结构及工作原理 47

2.4.2三态门的应用 48

2.5 OC门、OD门及应用 49

2.5.1 OC门的电路结构 50

2.5.2 OD门的电路结构 51

2.6逻辑电平接口转换及抗干扰设计 52

2.6.1数字逻辑电平 52

2.6.2 OC门和OD门的电平转换应用 53

2.6.3 TTL逻辑门与CMOS逻辑门接口 53

2.6.4逻辑门电路的抗干扰措施 54

习题与思考题 55

第3章 组合逻辑电路分析与设计 58

3.1组合逻辑电路的分析 58

3.2组合逻辑电路的设计 59

3.2.1单输出组合电路的设计 59

3.2.2多输出组合电路的设计 61

3.3组合逻辑电路中的竞争冒险 62

3.3.1产生竞争冒险的原因及判断 62

3.3.2消去竞争冒险的方法 63

3.3.3卡诺图在组合逻辑电路竞争冒险中的应用 64

3.4 Quartus Ⅱ的原理图EDA设计环境 65

3.4.1 Quartus Ⅱ简介 65

3.4.2原理图编辑输入 66

3.4.3编译 71

3.4.4时序功能仿真 71

3.4.5 Quartus Ⅱ环境下的引脚配置及芯片烧写 74

3.5编码器与译码器 78

3.5.1编码器 78

3.5.2译码器 80

3.6数据选择器与数据分配器 85

3.6.1数据选择器的功能及工作原理 85

3.6.2常用集成数据选择器及应用 86

3.6.3数据分配器 89

3.7数值比较器 90

3.7.1数值比较器的工作原理 90

3.7.2集成数值比较器 91

3.8算术运算电路 92

3.8.1加法运算电路 92

3.8.2减法运算电路 96

习题与思考题 97

第4章 时序逻辑电路基础 99

4.1双稳态存储器 99

4.1.1双稳态电路 99

4.1.2基本RS存储器 99

4.2锁存器 101

4.2.1 RS锁存器 101

4.2.2带有异步和使能控制的RS锁存器 102

4.2.3 D锁存器及应用 103

4.3触发器 104

4.3.1 D触发器及应用 105

4.3.2 J K触发器 108

4.3.3触发器的工作参数 109

4.3.4不同类型触发器之间的转换 109

4.4时序逻辑电路 110

4.4.1时序逻辑电路及分析 110

4.4.2时序逻辑电路的设计 117

4.5计数器 124

4.5.1计数器的一般设计方法 125

4.5.2集成计数器74HC161及应用 126

4.6寄存器和移位寄存器 129

4.6.1寄存器 129

4.6.2移位寄存器 130

4.6.3移位型计数器 132

4.7半导体存储器 138

4.7.1 RAM及非易失性存储器 138

4.7.2半导体存储器的基本结构及访问 139

4.7.3基于半导体存储器的组合逻辑电路设计 143

习题与思考题 145

第5章 可编程逻辑器件原理及典型产品 149

5.1可编程逻辑器件概述 149

5.1.1可编程逻辑器件的特点及可编程的核心原理 149

5.1.2可编程逻辑器件的发展历程及分类 151

5.1.3 PLD的主要厂商 152

5.1.4 PLD的电路符号表示 152

5.2 PLD的结构及工作原理 153

5.2.1从PROM到PLA 153

5.2.2 PAL经GAL到乘积项结构CPLD 155

5.2.3基于查找表的PLD的工作原理简介 156

5.3 Altera公司的PLD产品及开发 157

5.3.1 Altera公司PLD产品的编程与配置 157

5.3.2 Altera公司的PLD器件及应用基础 160

习题与思考题 167

第6章 Verilog HDL数字系统设计基础 168

6.1基于硬件描述语言进行数字系统设计概述 168

6.2 Verilog HDL的模块结构 169

6.3 Quartus Ⅱ的Verilog HDL设计环境 174

6.4 Verilog HDL的三种建模方式 175

6.4.1结构化描述方式 176

6.4.2数据流描述方式 177

6.4.3行为描述方式 179

6.4.4过程赋值语句 184

6.5典型组合逻辑电路的Verilog HDL描述举例 185

6.5.1数据选择器设计 185

6.5.2 74138译码器设计 186

6.5.3数码管显示译码器设计 187

6.5.4优先编码器 189

6.5.5利用任务和函数语句对组合逻辑电路进行结构化描述 189

6.6时序逻辑电路的Verilog HDL描述与设计 192

6.6.1 D触发器的Verilog HDL描述 192

6.6.2 D锁存器的Verilog HDL描述 195

6.7基于Verilog HDL的计数器设计 197

6.7.1基于Verilog HDL进行通用计数器设计 197

6.7.2基于计数器的PWM波形发生器设计 199

6.8基于Verilog HDL的移位寄存器设计 200

6.8.1 8位双向移位寄存器的Verilog HDL描述 200

6.8.2使用移位操作符设计移位寄存器 201

6.8.3带两级锁存的串入并出移位寄存器74595的描述 202

6.8.4移位型计数器的设计 203

6.9 Verilog HDL的循环语句及应用 203

6.9.1 for语句用法 204

6.9.2 repeat语句用法 204

6.9.3 while语句用法 205

6.9.4 Verilog HDL循环语句应用要点 206

6.10双向端口与存储器设计 206

6.10.1 8位双向总线驱动器设计 207

6.10.2存储器设计 207

习题与思考题 211

第7章 Verilog HDL有限状态机及应用 214

7.1有限状态机及状态编码 214

7.1.1有限状态机 214

7.1.2状态编码 215

7.2状态机安全设计 216

7.3基于Verilog HDL的FSM设计 217

7.3.1 Verilog HDL有限状态机常用语法元素 217

7.3.2有限状态机的Verilog HDL描述 219

7.4状态机图形化设计方法 231

习题与思考题 234

第8章 D/A与A/D转换器及其应用 236

8.1 D/A与A/D转换器概述 236

8.2 D/A转换器原理 237

8.2.1权电阻网络D/A变换器原理 237

8.2.2模拟开关的原理及应用 238

8.2.3 R-2RT型电阻网络D/A转换器 239

8.2.4电流输出型D/A转换器 242

8.2.5 D/ A转换器的主要技术指标及选型依据 243

8.2.6基于TL431的基准电压源设计 244

8.3 DAC8032及其应用 245

8.3.1 D/A转换器芯片——DAC0832 245

8.3.2 DAC0832的应用 247

8.4 A/D转换器原理 248

8.4.1并联比较型A/D转换器 249

8.4.2计数型A/D转换器 249

8.4.3逐次比较型A/D转换器 250

8.4.4双积分型A/D转换器 252

8.4.5 A/D转换器的主要性能指标 253

8.5逐次比较型A/D转换器——ADC0809 253

8.5.1 ADC0809芯片简介 253

8.5.2 ADC0809的接口时序及状态机读写 255

习题与思考题 257

第9章 波形变换与产生电路 259

9.1脉冲发生器与555集成电路 259

9.1.1脉冲发生器 259

9.1.2 555集成电路的电路结构与功能 259

9.2单稳态触发器 261

9.2.1用CMOS门电路组成的微分型单稳态触发器 261

9.2.2用555集成电路组成的单稳态触发器 263

9.2.3单稳态触发器的定时应用 264

9.3斯密特触发器 264

9.3.1用门电路组成的斯密特触发器 265

9.3.2用555集成电路组成的斯密特触发器 266

9.3.3斯密特触发器的应用 267

9.4多谐振荡器 268

9.4.1用门电路组成的多谐振荡器 268

9.4.2用斯密特触发器构成波形产生电路 269

9.4.3用555集成电路组成的多谐振荡器 270

9.4.4 CMOS石英体振荡器 272

9.5 DDS波形发生原理及正弦波信号发生器设计 272

9.5.1 DDS工作原理 272

9.5.2定制DDS所需的MegaFunction模块 273

9.5.3顶层设计 282

9.5.4 Verilog HDL信号发生器设计 284

习题与思考题 286

附录A CMOS和TTL逻辑门电路的技术参数 289

附录B 74系列门电路速查表 290

附录C可综合Verilog HDL语法速查表 293

附录D常用逻辑符号对照表 296

参考文献 297