Xilinx ISE Design Suite 10.x FPGA开发指南 DSP、嵌入式与高速传输篇PDF电子书下载

第1章　DSP设计工具System Generator 1

1.1 System Generator概述 1

1.1.1 System Generator的主要用途 1

1.1.2 System Generator 10.1的安装与主要特征 2

1.1.3 System Generator入门介绍 4

1.2　利用System Generator进行DSP设计 8

1.2.1 System Generator的FPGA开发流程 8

1.2.2　系统级建模详解 11

1.2.3　Sysgen导入另一工程 20

1.2.4　可配置子系统的使用 24

1.2.5　多时钟模块的Sysgen设计 26

1.2.6 Sysgen中特殊模块的使用说明 30

1.2.7 高性能FPGA设计的注意事项 44

1.3　软硬件协同设计 45

1.3.1　3种实现方法概述 45

1.3.2　EDK设计中基本概念 45

1.3.3　如何使用EDK Processor模块 49

1.3.4　嵌入式设计样例 51

1.4　硬件协同仿真 59

1.4.1　硬件协同仿真平台的安装 60

1.4.2　硬件协同仿真的基本操作 60

1.4.3 以太网协同仿真接口的配置 65

1.4.4　共享存储器 66

1.4.5　基于帧结构的矢量传输 71

1.4.6　实时信号处理 78

1.5　HDL模块的导入 83

1.5.1　可综合的HDL代码要求 83

1.5.2 Configuration Wizard的配置 84

1.5.3　可配置M文件 84

1.5.4　HDL协同仿真 87

1.5.5　HDL模块导入样例 88

1.6　本章小节 94

第2章　AccelDSP综合工具 95

2.1　AccelDSP概述 95

2.1.1 AccelDSP的安装及参数设置 95

2.1.2 AccelDSP 10.1新特性 97

2.2　可综合M文件编程规范 97

2.2.1　M文件整体设计架构 98

2.2.2　数据类型简介 99

2.2.3　基本操作符介绍 102

2.3 使用AccelDSP进行系统设计 106

2.3.1 AccelDSP的ISE设计流程 106

2.3.2　创建一个工程 108

2.3.3　定点模型详解 110

2.3.4　优化硬件架构 121

2.3.5　硬件接口协议 126

2.3.6　FIR滤波器样例 127

2.4　AccelWare应用介绍 133

2.4.1 AccelWare基本用法 133

2.4.2 AccelWare库 137

2.5 本章小节 142

第3章　数字信号处理系统开发实例 143

3.1 实例介绍 143

3.1.1 中频信号处理单元结构 143

3.1.2 系统设计要求 145

3.2 System Generator实现 146

3.2.1　设计方案 146

3.2.2　工程模块介绍 148

3.2.3 实例仿真验证 156

3.3　AccelDSP实现 161

3.3.1　设计方案 161

3.3.2　AccelDSP实现详解 162

3.3.3 实例仿真验证 169

3.4　本章小节 176

第4章　基于FPGA的可编程嵌入式开发技术 177

4.1 可配置嵌入式系统（EDK）介绍 177

4.1.1　基于FPGA的可编程嵌入式开发系统 177

4.1.2　Xilinx公司的解决方案 178

4.1.3 EDK 10.1特征小结 178

4.2　Xilinx嵌入式开发系统组成介绍 179

4.2.1 片内微处理器软核MicroBlaze 179

4.2.2　片内微处理器PowerPC 182

4.2.3　常用总线结构 185

4.2.4　IP核以及设备驱动 190

4.2.5　系统设计方案 195

4.3　EDK软件基本介绍 197

4.3.1 EDK的介绍与安装 197

4.3.2 EDK设计的实现流程 199

4.3.3 EDK的文件管理架构 201

4.4　XPS软件的基本操作 205

4.4.1　XPS的启动 205

4.4.2　利用BSB创建新工程 205

4.4.3　XPS的用户界面 212

4.4.4　XPS的目录结构与硬件平台 217

4.4.5 在XPS中加入IP Core 219

4.4.6　在XPS中定制用户设备的IP 227

4.4.7　IP外设的API函数查阅和使用方法 249

4.5　XPS软件的高级操作 251

4.5.1　XPS的软件输入 251

4.5.2　XPS中的设计仿真 256

4.5.3　将EDK设计作为ISE设计的子系统 265

4.5.4　XPS工程的实现和下载 268

4.5.5　在线调试工具 274

4.5.6　XPS中ChipScope的使用 283

4.6　SDK软件的操作说明 291

4.6.1 SDK的用户界面 291

4.6.2　SDK的基本操作 295

4.6.3 SDK的调试与运行操作 306

4.7　嵌入式操作系统Xilkernel 308

4.7.1　嵌入式操作系统的基本知识 308

4.7.2　Xilkernel操作系统 311

4.7.3　可加载库的说明 317

4.7.4　Xilkernel的开发流程 323

4.8　本章小结 338

第5章 以太网接口的FPGA实现 339

5.1 以太网技术基础 339

5.1.1 以太网技术简介 339

5.1.2 TCP/IP 339

5.1.3 因特网的结构和路由 341

5.1.4 因特网地址以及地址映射 342

5.2 以太网接口的硬件设计方案 344

5.2.1　整体实施方案 344

5.2.2　硬件接口描述 347

5.3 以太网接口的MicroBlaze实现 351

5.3.1　DM9000的软、硬件驱动 351

5.3.2　基于MicroBlaze完成以太网接口的开发 362

5.4　本章小结 372

第6章　基于FPGA的高速数据连接技术 373

6.1　高速数据连接功能简介 373

6.1.1 高速数据传输的背景 373

6.1.2　Xilinx公司高速连接功能的解决方案 373

6.2　实现吉比特高速串行I/O的相关技术 374

6.2.1 吉比特高速串行I/O的特点和应用 374

6.2.2　吉比特高速串行I/O系统的组成 375

6.2.3　吉比特高速串行I/O的设计要点 379

6.3　Rocket I/O高速串行组件 381

6.3.1　Rocket I/O技术简介 381

6.3.2　Aurora协议 382

6.3.3　Virtex 2 Pro系列Rocket I/O硬核模块 383

6.3.4　Virtex 5系列Rocket I/O GTP硬核模块 405

6.4　本章小结 418

第7章 Rocket I/O的开发实例 419

7.1 Rocket I/O GTP入门操作实例 419

7.2　PCI Express端点接口设计 431

7.2.1 PCI Express技术综述 432

7.2.2 Xilinx PCI Express端点模块 433

7.2.3 PCI Express端点接口示例解读 439

7.3　本章小结 441

参考文献 442