EDA技术与实践PDF电子书下载

模块一 EDA技术基础知识 3

任务1 了解EDA技术 3

1.1 EDA技术的概念 3

1.1.1 案例引入 3

1.1.2 EDA技术说明 4

1.1.3 EDA技术的重要性 5

1.2 EDA技术的知识体系 6

1.2.1 可编程逻辑器件 6

1.2.2 硬件描述语言 7

1.2.3 EDA工具软件 8

1.3 EDA技术的特点和发展趋势 8

1.3.1 EDA技术的主要特点 8

1.3.2 EDA技术的发展趋势 10

1.4 总结与思考 11

1.4.1 小结 11

1.4.2 思考题 12

任务2 了解可编程逻辑器件 13

2.1 可编程逻辑器件概述 13

2.1.1 可编程逻辑器件的发展历程 13

2.1.2 可编程逻辑器件的分类 13

2.1.3 基本结构和编程原理 15

2.1.4 PLD逻辑符号的画法和约定 15

2.2 简单PLD 16

2.2.1 PAL 16

2.2.2 GAL 19

2.3 CPLD和FPGA 23

2.3.1 CPLD的基本结构 23

2.3.2 FPGA的基本结构 24

2.3.3 Altera公司器件介绍 26

2.3.4 FPGA和CPLD的选用 27

2.4 ispGDS介绍 29

2.4.1 ispGDS的原理与结构 29

2.4.2 ispGDS的使用 31

2.5 CPLD和FPGA的编程与配置方法 32

2.5.1 CPLD的ISP方式编程 32

2.5.2 使用PC并行口配置FPGA 33

2.5.3 使用专用配置器件配置FPGA 34

2.5.4 使用单片机配置FPGA 35

2.6 总结与思考 36

2.6.1 小结 36

2.6.2 思考题 37

任务3 初探EDA技术 38

3.1 知识准备1——EDA设计流程 38

3.1.1 设计输入 38

3.1.2 设计实现 39

3.1.3 设计仿真 40

3.1.4 编程或配置 41

3.2 知识准备2——Quartus Ⅱ的图形界面 41

3.2.1 工程导航区 42

3.2.2 状态区 42

3.2.3 信息区 42

3.2.4 工作区 43

3.2.5 快捷命令工具栏 43

3.3 实例引导——1位全加器的原理图输入设计 44

3.3.1 任务引入与分析 44

3.3.2 创建工程设计项目 45

3.3.3 编辑设计原理图 46

3.3.4 设计编译与仿真 48

3.3.5 引脚锁定与编程下载 52

3.4 总结、思考与实训 54

3.4.1 归纳总结 54

3.4.2 思考题 57

3.4.3 引导训练——用层次化方法设计1位全加器 57

3.4.4 技能实训1——用原理图输入法设计4位全加器 58

模块二 VHDL硬件描述语言 63

任务4 了解VHDL程序结构及语言要素 63

4.1 VHDL程序结构 63

4.1.1 VHDL程序结构及实例说明 63

4.1.2 实体（ENTITY）部分说明 65

4.1.3 结构体（ARCHITECTURE）部分说明 67

4.1.4 库（LIBRARY）部分说明 71

4.1.5 程序包（PACKAGE）部分说明 73

4.1.6 配置（CONFIGURATION）部分说明 76

4.2 VHDL语言要素 78

4.2.1 文字规则 78

4.2.2 数据对象 80

4.2.3 数据类型 83

4.2.4 类型转换 86

4.2.5 操作符 88

4.3 总结与思考 91

4.3.1 小结 91

4.3.2 思考题与习题 91

任务5 学习掌握VHDL语句 93

5.1 VHDL顺序语句 93

5.1.1 IF语句 93

5.1.2 CASE语句 97

5.1.3 LOOP语句 99

5.1.4 NEXT语句 101

5.1.5 EXIT语句 102

5.1.6 WAIT语句 103

5.1.7 RETURN语句 104

5.1.8 NULL语句 104

5.2 VHDL并行语句 105

5.2.1 PROCESS语句 105

5.2.2 并行信号赋值语句 107

5.2.3 BLOCK语句 109

5.2.4 元件例化语句 111

5.2.5 GENERATE语句 113

5.3 其他语句 114

5.3.1 子程序及子程序调用语句 114

5.3.2 ASSERT语句 119

5.3.3 REPORT语句 120

5.3.4 属性语句 120

5.4 总结、思考与训练 123

5.4.1 小结 123

5.4.2 程序阅读和编写技能训练 123

模块三 Quartus Ⅱ软件的应用 127

任务6 掌握Quartus Ⅱ的多种应用 127

6.1 文本编辑输入法设计向导——计数器设计 127

6.1.1 编辑设计文件 128

6.1.2 创建工程 128

6.1.3 编译 130

6.1.4 时序仿真 132

6.1.5 引脚锁定与下载 137

6.2 应用宏功能的原理图设计 142

6.2.1 计数器设计 142

6.2.2 频率计主体电路设计 144

6.2.3 时序控制电路的设计 145

6.2.4 顶层电路设计 146

6.2.5 引脚锁定和下载 146

6.3 层次电路设计 147

6.3.1 顶层文件设计 147

6.3.2 创建各模块的下层设计文件 151

6.3.3 设计项目的编译仿真 153

6.3.4 层次显示 153

6.4 技能实训 153

6.4.1 技能实训2——计数译码器的文本输入层次化设计 153

6.4.2 技能实训3——2位十进制计数译码器的宏函数调用设计 156

6.4.3 技能实训4——2位十进制频率计的宏函数调用与层次设计综合实训 156

模块四 常用电路的VHDL设计实例 163

任务7 常用电路的VHDL描述方法 163

7.1 组合逻辑电路设计 163

7.1.1 任务引入与分析 163

7.1.2 任务实施 163

7.1.3 拓展与训练 166

7.2 时序逻辑电路设计 167

7.2.1 任务引入与分析 167

7.2.2 任务实施 168

7.2.3 拓展与训练 171

7.3 状态机设计 174

7.3.1 任务引入与分析 174

7.3.2 任务实施 175

7.3.3 拓展与训练 177

7.4 存储器设计 180

7.4.1 任务引入与分析 180

7.4.2 任务实施 180

7.4.3 拓展与训练 182

7.5 特色实用电路设计 183

7.5.1 任务引入与分析 183

7.5.2 任务实施 183

7.5.3 拓展与训练 184

7.6 总结、思考与实训 185

7.6.1 小结 185

7.6.2 VHDL编程训练题 186

7.6.3 技能实训5——计数器的设计 186

7.6.4 技能实训6——简易彩灯控制器设计 188

模块五 EDA设计综合训练 193

任务8 EDA技能综合提高 193

8.1 数字钟的设计 193

8.1.1 任务引入与分析——数字钟的设计要求 193

8.1.2 任务实施方案 193

8.1.3 数字钟各模块的VHDL源程序设计 194

8.2 智力竞赛抢答器 201

8.2.1 任务引入与分析——抢答器的设计要求 201

8.2.2 任务实施方案 201

8.2.3 抢答器的V HDL源程序设计 202

8.3 交通灯的控制器设计 204

8.3.1 任务引入与分析——交通灯控制器的设计要求 204

8.3.2 任务实施方案 204

8.3.3 交通灯控制器V HDL源程序设计 205

8.3.4 调试仿真与验证 206

8.4 8路彩灯控制器设计 207

8.4.1 任务引入与分析——8路彩灯控制器的设计要求 207

8.4.2 任务实施方案 207

8.4.3 各模块的V HDL源程序设计 208

8.4.4 仿真与调试 211

8.5 简易数字频率计设计 212

8.5.1 任务引入与分析——频率计的设计要求 212

8.5.2 任务实施方案 212

8.5.3 各模块的V HDL源程序设计 212

8.6 “梁祝”乐曲演奏电路设计 215

8.6.1 任务引入与分析 215

8.6.2 任务实施方案 215

8.6.3 各模块的VHDL源程序设计 216

8.6.4 调试与实现 222

8.7 综合训练题 222

附录 GW48系列EDA实验开发系统使用说明 225

参考文献 245