容错计算系统PDF电子书下载

第1章 容错计算的基本概念 1

1.1 故障的定义及性质 1

1.1.1 故障的定义 1

1.1.2 故障的产生 2

1.1.3 故障的基本性质 2

1.2 故障模型 3

1.2.1 硬件故障模型 5

1.2.2 软件故障模型 8

1.3 故障模型的建立 12

1.3.1 建立故障模型的重要性和标准 12

1.3.2 故障模型的局限性 13

1.4 错误的定义 15

1.4.1 错误的定义 15

1.4.2 错误的分类及其传递性 16

1.5 失效的定义 17

1.6 数字系统的可信性 18

1.7 容错计算的定义及其重要功能 19

1.8 本章小结 21

1.9 思考题 21

第2章 数字系统的可靠性 23

2.1 数字系统可信性的定义 23

2.2 数字系统的可靠性 24

2.2.1 基本的可靠性函数和失效函数 25

2.2.2 可靠性的重要参数及定义 30

2.3 组合系统的可靠性 33

2.3.1 串行组合系统的可靠性评估 33

2.3.2 并行组合系统的可靠性 34

2.3.3 串并行／并串行系统的可靠性 35

2.3.4 非串行／非并行系统的可靠性 37

2.4 数字系统的可测性 39

2.5 数字系统的可维护性 40

2.5.1 维护的定义 40

2.5.2 可维护性的定义 41

2.6 数字系统的可用性 43

2.7 数字系统的安全性 45

2.8 数字系统的信息安全 47

2.9 数字系统可信性综合分析 47

2.10 本章小结 49

2.11 思考题 49

第3章 冗余技术和编码原理 51

3.1 功能性冗余技术的基本原理 51

3.1.1 静态功能性冗余 51

3.1.2 动态功能性冗余技术 55

3.2 结构性冗余技术 56

3.2.1 数字系统的结构性冗余技术 56

3.2.2 主动冗余技术 56

3.2.3 被动冗余技术 61

3.2.4 混合冗余 67

3.2.5 时间冗余技术 78

3.3 纠错编码原理 80

3.3.1 纠错编码的基本原理 80

3.3.2 线性分组编码原理 85

3.3.3 纠一／检二海明编码 90

3.4 萧码——实用的纠一／检二编码 93

3.5 循环码基本原理 95

3.5.1 循环码基础和码多项式 96

3.5.2 循环码多项式的性质 96

3.5.3 循环码的系统码格式 98

3.5.4 使用（n-k）级线性移位寄存器编码 101

3.5.5 使用k级线性移位寄存器编码 103

3.6 本章小结 106

3.7 思考题 106

第4章 自校验逻辑设计 110

4.1 完全自校验电路的基本概念 110

4.2 分离码电路及相关定义 111

4.2.1 强／弱分离码电路 111

4.2.2 自校验电路中的术语及基本定义 112

4.3 无双向错误的组合逻辑设计 113

4.4 检测由输入端故障产生的双向错误 116

4.5 双向错误排除技术 117

4.5.1 输入编码 117

4.5.2 输出编码 119

4.6 自对偶奇偶校验 121

4.7 模3（mod 3）留数码自校验电路 124

4.8 本章小结 125

4.9 思考题 125

第5章 故障避免和防止技术 127

5.1 需求分析和规格说明阶段的故障避免措施 129

5.1.1 确信技术 129

5.1.2 验证技术 130

5.2 设计阶段的故障避免措施 133

5.2.1 故障预防——设计过程中的确信技术 133

5.2.2 故障检测——设计过程中的验证技术 136

5.3 设计阶段应用的功能测试 143

5.4 故障防止措施 146

5.4.1 应用故障防止应注意的事项 146

5.4.2 应用于硬件系统的故障防止措施 147

5.4.3 应用于软件系统的故障防止措施 148

5.5 本章小结 151

5.6 思考题 151

第6章 软件可靠性模型和软件测试 153

6.1 软件可靠性的研究意义 153

6.2 软件开发的生命周期 155

6.2.1 项目的初始阶段 155

6.2.2 样本设计及定型阶段 156

6.2.3 编程阶段 158

6.2.4 测试阶段 159

6.2.5 变异测试 165

6.3 软件可靠性及其测度 168

6.4 软件测试对软件可靠性模型的影响 169

6.4.1 软件错误与检错曲线 170

6.4.2 软件错误与检错模型 172

6.5 软件可靠性模型 176

6.5.1 常数检错率的软件可靠性模型 176

6.5.2 线性递减型检错率的软件可靠性模型 180

6.5.3 指数递减型检错率的软件可靠性模型 182

6.6 软件可靠性模型中的常数估算 184

6.6.1 参数估算方法（1）——常数型检错率 185

6.6.2 参数估算方法（2）——线性递减型检错率 186

6.6.3 参数估算方法（3）——指数递减型检错率 187

6.7 本章小结 187

6.8 思考题 188

第7章 数字电路故障诊断 189

7.1 数字电路故障诊断的基本概念 189

7.1.1 故障等价 191

7.1.2 故障控制 193

7.2 数字电路的故障测试 193

7.2.1 逻辑测试的基本类型 194

7.2.2 逻辑测试的基本参数 196

7.2.3 逻辑测试的层次分类 196

7.2.4 逻辑测试的具体实施 198

7.3 组合电路的测试生成 198

7.3.1 逻辑电路的可控性和可观察性 199

7.3.2 单固定故障测试生成 203

7.4 特征分析测试法 236

7.4.1 计“1”测试法 237

7.4.2 跳变计数测试法 240

7.4.3 征兆测试法 241

7.5 时序电路测试生成 244

7.5.1 时序电路测试的基本概念 245

7.5.2 状态表验证和I/O校验序列 246

7.5.3 利用鉴别序列生成校验序列 248

7.5.4 无鉴别序列时序电路的校验序列 252

7.6 桥接故障测试生成 256

7.6.1 桥接故障模型 256

7.6.2 非反馈型桥接故障的测试生成方法 258

7.6.3 反馈型桥接故障的测试生成 259

7.7 本章小结 261

7.8 思考题 262

第8章 可测试性设计技术 266

8.1 可测试性设计思想的重要性 266

8.2 可测试性设计的基本原理 268

8.2.1 测试质量和可测试性属性 268

8.2.2 可测试性设计的意义 268

8.3 特定测试法 269

8.3.1 设置附加测试点 270

8.3.2 便于初始化设置 272

8.3.3 将大规模组合电路分解为松散型连接的小规模模块 272

8.3.4 提高时序电路的可控性 274

8.3.5 软件可测试性设计中的测试点技术和异常检测技术 275

8.4 专用可测试性电路及可测试性软件设计方法 278

8.4.1 Reed-Muller电路扩展技术 279

8.4.2 控制逻辑插入技术 281

8.4.3 专用可测试性设计在软件中的应用 283

8.5 组合电路内建测试（BIT）设计方法 284

8.5.1 PLA电路的结构及基本故障模型 285

8.5.2 PLA电路的可测试性设计——PLA的奇偶校验BIT技术 291

8.6 时序电路内建测试（BIT）设计方法 294

8.6.1 扫描通路设计思想 294

8.6.2 隔离（切换）部件的设计 295

8.6.3 电平触发扫描设计（LSSD） 297

8.6.4 应用扫描设计技术的成本和对系统开发的影响 299

8.7 边界扫描内建测试（BIT）技术 300

8.7.1 边界扫描问题的提出 300

8.7.2 边界扫描设计的基本原理 300

8.8 内建自测试（BIST）方法 303

8.8.1 内建自测试的基本概念 303

8.8.2 线性反馈移位寄存器与特征多项式 304

8.8.3 一个可测试性设计的实例——伪穷举奇偶校验法及奇偶校验可测试性设计 308

8.9 本章小结 311

8.10 思考题 312

第9章 容错计算技术和容错系统 314

9.1 软件系统的结构性冗余技术 318

9.1.1 N-版本（模）冗余技术的基本概念 318

9.1.2 软件系统N-版本冗余的实现方法 319

9.1.3 指令复执技术 320

9.2 卷回和向后恢复技术 321

9.2.1 向后恢复技术 321

9.2.2 向后恢复技术中的高速缓存 322

9.2.3 向后恢复技术中恢复点的确定 323

9.2.4 向后恢复技术中运行环境的恢复 324

9.3 向前恢复技术 324

9.3.1 恢复模块式 324

9.3.2 终结模式技术 325

9.4 N模冗余系统的可靠性评估 326

9.4.1 系统裁决 326

9.4.2 模块分级裁决 327

9.4.3 裁决器的可靠性问题 328

9.4.4 可修复的NMR系统 331

9.5 容错系统的性能和成本关系的评估 332

9.6 各种容错技术的比较 332

9.6.1 容错设计技术的相似性 333

9.6.2 容错设计的差异性 334

9.7 容错计算技术与系统可靠性的关系 335

9.8 本章小结 335

9.9 思考题 336

第10章 安全保障技术 338

10.1 安全保障的基本概念 339

10.1.1 固有安全设计确保系统的安全性 339

10.1.2 冗余结构及故障安全技术提高系统的安全性 340

10.1.3 基于冗余结构技术的安全保障系统例子 340

10.2 安全保障系统与完全自校验技术 344

10.2.1 双轨校验器实现自校验功能 345

10.2.2 基于n取m码完全自校验及校验器的设计和构造 346

10.2.3 基于n取l码完全自校验及校验器的设计和构造 357

10.3 基于伯格码的完全自校验及校验器 360

10.4 基于低耗留数码完全自校验及校验器的设计 363

10.5 完全自校验PLA电路的设计 364

10.5.1 强故障安全PLA电路的设计 365

10.5.2 完全自校验PLA电路的设计 368

10.6 最终安全保障组合电路的设计 370

10.7 自校验时序电路的设计 371

10.7.1 时序电路中的冗余故障 371

10.7.2 自校验时序电路的设计 372

10.8 安全保障时序机的设计 376

10.9 安全保障系统与完全自校验技术的关系 378

10.10 本章小结 379

10.11 思考题 379

参考文献 381