CPLD/FPGA可编程逻辑器件实用教程PDF电子书下载

第1章　CPLD/FPGA知识概述 1

1.1　CPLD/FPGA简述及与传统设计方法的比较 2

1.2　学习意义 2

1.2.1　先进程度和发展方向 2

1.2.2　广泛应用 4

1.2.3　对个人的意义 4

1.3　怎样学习 4

习题 4

第2章　PLD/CPLD/FPGA硬件结构 5

2.1　PLD的结构 5

2.1.1　PLA——可编程逻辑阵列器件 5

2.1.2　PAL——可编程阵列逻辑器件 6

2.1.3　GAL——通用阵列逻辑器件 6

2.1.4　E2PROM的结构和工作原理 7

2.2.1　基于乘积项（Product-Term）的CPLD结构 8

2.2　CPLD的结构 8

2.2.2　乘积项结构的可编程实现原理 11

2.3　FPGA的结构 12

2.3.1　查找表的原理与结构 13

2.3.2　基于查找表的FPGA的结构 13

2.3.3　查找表结构的FPGA逻辑实现原理 13

2.4　CPLD的“在系统编程” 15

2.4.1　CPLD系统工作硬件介绍 15

2.3.4　选择CPLD还是FPGA 15

2.4.2　JTAG口及下载电缆介绍 16

2.5　Altera公司CPLD芯片EPM7128S及下载电缆介绍 16

2.6　Altera公司FPGA芯片EP1K30介绍及下载电缆 19

2.7　Lattice公司CPLD芯片LC4128V及下载电缆介绍 20

2.8　Xilinx公司CPLD芯片XC95108及下载电缆介绍 22

习题 24

第3章　硬件描述语言VHDL 25

3.1.1　实体 26

3.1　实体、结构体、配置、程序包、库介绍 26

3.1.3　配置 27

3.1.2　结构体 27

3.1.4　程序包 28

3.1.5　库 28

3.2　VHDL数据类型 30

3.2.1　标准的数据类型 30

3.2.2　用户自定义的数据类型 31

3.2.3　数据类型的转换 33

3.2.4　程序数字、位串的表示方法 33

3.3　VHDL数据对象 34

3.3.1　常量 34

3.3.2　变量 34

3.4　VHDL运算操作符 35

3.4.1　逻辑操作符 35

3.3.3　信号 35

3.4.2　关系操作符 36

3.4.3　算术操作符 37

3.4.4　并置操作符 38

3.4.5　多选择操作符 38

3.4.6　操作符的优先级 38

3.5　VHDL基本语句 39

3.5.1　并行描述语句 39

3.5.2　顺序描述语句 42

3.5.3　延时语句 45

3.6　组合电路、时序电路 46

3.6.1　组合电路 46

3.6.2　时序电路 46

3.7　状态机设计 47

习题 48

4.1　MAX+PlusⅡ软件的安装 51

第4章　Altera公司的MAX+PlusⅡ集成开发环境 51

4.2　MAX+PlusⅡ软件的使用 54

4.2.1　原理图输入、仿真 54

4.2.2　硬件描述语言VHDL输入、仿真 59

4.2.3　原理图与硬件描述语言VHDL混合输入、仿真 63

4.2.4　在系统完成芯片设计 66

4.3　QuartusⅡ软件的安装 70

4.4　QuartusⅡ软件的使用 74

习题 82

第5章　Lattice公司的ispLEVER集成开发环境 83

5.1　iapLEVER软件的安装 83

5.2　ispLEVER软件的使用 85

5.2.1　原理图输入、仿真 85

5.2.2　硬件描述语言VHDL输入、仿真 93

5.2.3　原理图与硬件描述语言VHDL混合输入、仿真 99

5.2.4　在系统完成芯片设计 105

习题 110

第6章　Xilinx公司的WebPACK集成开发环境 111

6.1　WebPACK软件的安装 111

6.2　WebPACK软件的使用 112

6.2.1　工作窗口介绍 112

6.2.2　工程项目编辑 112

6.2.3　引脚锁定 115

6.2.4　JTAG编程 117

习题 119

第7章　VHDL描述语言程序示例 120

7.1　组合电路 120

7.1.1　3输入“与”门电路设计 120

7.1.2　3选1数据选择器 121

7.1.3　半加器、全加器、2位串行进位加法器 122

7.1.4　加法运算 124

7.1.6　素数检测器 125

7.1.5　乘法运算 125

7.1.7　4位4选1多路选择器 128

7.1.8　8位比较器 129

7.1.9　优先编码器 130

7.1.10 “元件”描述的与－或组合电路 131

7.1.11　两数相加“函数” 133

7.1.12　两数相加“过程” 133

7.1.13　两数相加“程序包” 134

7.2　时序电路 136

7.2.1　JK触发器 136

7.2.2　D触发器、4位及8位串入／串出移位寄存器 136

7.2.3　串入并出移位寄存器 139

7.2.4　二分频器 141

7.2.5　8位奇校验电路 142

7.2.6　5电路组成的综合系统 143

7.2.7　流水灯控制器 145

7.2.8　74X163同步计数器、余3码10进制计数器 148

7.3　状态机 150

7.3.1　循环彩灯控制器 150

7.3.2 “1111”序列检测器 152

7.3.3　猜谜游戏 154

附录 157

附录A　VHDL关键字 157

附录B　STD库STANDARD包中定义的数据类型 158

附录C　部分集成芯片介绍 162

附录D　专业术语中英文对照表 165

附录E　Lattice FPGA产品 170

附录F　Xilinx FPGA产品 172

附录G　硬件描述语言Verilog HDL 173

附录H　部分习题答案 179

参考文献 184