Power PC体系结构PDF电子书下载

第一章　Power PC概念简介 1

1.1　计算机简史 1

1.2　术语和定义 2

1.2.1　体系结构 2

1.2.2　简化指令集处理 2

1.2.3　流水线技术 2

1.2.4　超级标量 3

1.2.5　执行单元 3

1.2.6　浮点单元 3

1.2.7　整数单元 3

1.2.8　指令并行性 3

1.2.9　执行时间 4

1.2.10　通过量 4

1.2.11　正交性 4

1.2.12　保留区 4

1.2.13　实现 4

1.3 小结 4

第二章　体系结构的定义及原因 5

2.1 CISC和RISC处理的对比 5

2.2　价格和性能的对比 7

2.3　RISC设计基础 9

2.3.1　均匀长度的指令 9

2.3.2　简化的指令任务 9

2.3.3　寄存器—寄存器结构 10

2.3.4　大型寄存器文件 10

2.4　实现的广度 11

2.5　对于用户而言所有这些意味着什么 12

2.6　小结 14

第三章　Power PC同盟 15

3.1 同盟的目标 15

3.2　Power PC同盟的历史 15

3.3　小结 17

第四章　操作系统和Power PC体系结构 19

4.1　哪一个是最好的操作系统 19

4.2　Apple和操作系统 20

4.3　IBM和操作系统 21

4.4　PowerOpen联盟 22

4.5　IBM的Workplace OS 24

4.6　小结 24

第五章　Power PC RISC体系结构的起源 25

5.1　大型机、微处理器和两者之间的关系 25

5.2　改变前景：个人计算机的崛起 25

5.3　RISC体系结构：大型机和小型机的原型 27

5.4　RISC体系结构诞生——IBM的电话交换系统 28

5.5　第一台RISC原型计算机 28

5.6　IBM的RS/6000和POWER体系结构 29

5.7　POWER和Power PC 31

5.8　小结 32

第六章　建立灵活的RISC体系结构 33

6.1　设计准则 34

6.2　Power PC体系结构规范的灵活性 34

6.2.1　Power PC体系结构的三个层次 34

6.2.2　其它内部微体系结构问题 36

6.3　Power PC体系结构定义 39

6.4　Power PC体系结构的层次 39

6.4.1　用户指令集体系结构（UISA） 39

6.4.2　虚拟环境体系结构（VEA） 39

6.4.3　操作环境体系结构（OEA） 40

6.5　64位和32位体系结构定义 40

6.6　Power PC寄存器组 40

6.7　用户级寄存器 41

6.7.1　支持分支处理的寄存器 41

6.7.2　支持整型运算的寄存器 42

6.7.3　支持浮点运算的寄存器 42

6.7.4　时间基数寄存器（用户级可读） 42

6.8　管理员级寄存器 43

6.8.1　用于异常处理的寄存器 43

6.8.2　用于存储器管理的寄存器 44

6.8.3　用于定时的寄存器 44

6.8.4　杂类和任选SPRs 44

6.8.5　硬件实现寄存器 45

6.9　存储器数据组织和数据传送 45

6.10　浮点转换 45

6.11　大模式和小模式字节次序 45

6.12　Power PC指令集和寻址方式 45

6.12.1　用户级指令 46

6.12.2　VEA定义的用户级指令 47

6.12.3　OEA定义的管理员级指令 48

6.12.4　有效地址 48

6.12.5　Power PC高速缓存模式 49

6.12.6　Power PC异常模式 49

6.12.7　Power PC存储器管理模式 52

6.13　小结 53

第七章　Power PC处理器系列简介 55

7.1　Power PC——芯片 55

7.2　体系结构兼容的程度 56

7.2.1 601 57

7.2.2 603 57

7.3　601综述 58

7.3.1 601指令集 59

7.3.2　601指令分派 60

7.3.3　601执行单元 60

7.3.4　601高速缓存实现 61

7.3.5　601存储单元 62

7.3.6　601系统总线 63

7.3.7　601存储器管理单元（MMU） 64

7.3.8　601多处理器支持 64

7.3.9　601测试能力 64

7.4　603综述 64

7.4.1　603指令集 65

7.4.2　603指令分派 65

7.4.3　603执行单元 67

7.4.4　603高速缓存实现 67

7.4.5　603存储器组织单元（MMUs） 68

7.4.6　系统接口 68

7.4.7　603集成电源管理 69

7.4.8　603测试功能 69

7.5　小结 69

第八章　Apple的Power PC系统 71

8.1　Power Macintosh系统综述 71

8.2　Power Macintosh 6100/60 72

8.3　Power Macintosh 7100/66 73

8.4　Power Macintosh 8100/80 74

8.5　Power Macintosh AV模式 76

8.6　Apple的Power PC升级选项 76

8.6.1　Power Macintosh逻辑板升级 76

8.6.2　Power Macintosh升级卡 77

8.7　显示器选项 78

8.8　小结 79

第九章　RS/6000 POWER联盟 81

9.1　系统控制单元（SCU） 84

9.2　执行单元 84

9.3　POWER指令集 87

9.4　小结 90

第十章　Power PC寄存器组 91

10.1　寄存器存取方式 92

10.2　寄存器组综述 93

10.3　用户级寄存器 94

10.3.1　支持整型指令的寄存器 94

10.3.2　支持浮点指令的寄存器 94

10.3.3　支持分支指令的寄存器 96

10.3.4　用于定时的寄存器 98

10.4　管理员级寄存器 101

10.4.1　系统配置和状态寄存器 101

10.4.2　支持异常处理的寄存器 105

10.4.3　用于存储器管理的寄存器 106

10.4.4　定时寄存器 109

10.4.5　其它和任选SPRs 110

10.5　对应具体实现的寄存器（HID） 111

10.6 小结 111

第十一章　Power PC指令集 113

11.1　分支和流程控制指令 114

11.1.1　无条件分支指令 115

11.1.2　条件分支指令 115

11.1.3　条件分支到链接寄存器指令 116

11.1.4　条件分支转向计数寄存器 116

11.1.5　条件寄存器逻辑指令 117

11.1.6　陷井指令 117

11.1.7　系统链接指令 118

11.2　整型寄存器——寄存器指令 118

11.2.1　整型运算指令 119

11.2.2　整型比较指令 126

11.2.3　整型逻辑指令 121

11.2.4　整型循环和移位指令 122

11.3　浮点寄存器——寄存器指令 124

11.3.1　浮点运算指令 124

11.3.2　浮点乘加指令 125

11.3.3　浮点舍入和转换指令 126

11.3.4　浮点比较指令 127

11.3.5　浮点状态和控制寄存器指令 128

11.4　读出和写入指令 128

11.4.1　整型读出指令 129

11.4.2　整型写入指令 130

11.4.3　带反向字节序整型读出和写入指令 131

11.4.4　整型读写多条指令 131

11.4.5　整型传送字符串指令 132

11.4.6　浮点读出指令 133

11.4.7　浮点写入指令 133

11.5　浮点传送指令 134

11.6　存储器同步指令 135

11.7　处理器控制指令 136

11.8　处理器控制指令——管理员级 137

11.9　存储器控制指令——用户级 137

11.10　存储器控制指令——OEA 138

11.11　段寄存器操作指令 138

11.12　段／转换旁视缓冲区组织指令——管理员级 139

11.13　外部控制指令——可选 139

11.14　小结 140

第十二章　Power PC存储器规范 141

12.1　浮点操作数表示法 141

12.2　数值表示法 142

12.3　有理数和无理数 143

12.4　存储器中的数据组织和数据传送 144

12.5　数据对齐调整 144

12.6　操作数排列对于性能的影响 144

12.7　存储器数据表示法——大和小模式字节次序 145

12.8 小结 147

第十三章　Power PC存储器管理模式 149

13.1　逻辑和物理存储器空间如何分区 149

13.2　如何进行存储器存取和保护 149

13.3　如何转换地址 150

13.3.1　模块地址转换 151

13.3.2　页面地址转换 152

13.3.3　I/O控制器接口转换 153

13.3.4　不转换模式 153

13.4　小结 154

第十四章　Power PC高速缓存实现模式 155

14.1　便宜的慢速存储器资源 155

14.2　板上存储器 156

14.3　高速缓存的优点 157

14.4　寄存器文件 158

14.5　转换旁视缓冲区（TLB） 159

14.6　Power PC处理器中的高速缓存实现 159

14.7　高速缓存连贯性 159

14.8　存储器管理存取模式位——W、I、M和G 160

14.9　MESI协议 161

14.10　高速缓存控制指令 162

14.11　小结 163

第十五章　Power PC异常模式 165

15.1　Power PC异常事件定义 167

15.1.1　系统复位异常事件（x′00100′） 167

15.1.2　机器检查异常事件（x′00200′） 167

15.1.3　数据存取异常事件（x′00300′）和指令存取异常事件（x′00400′） 168

15.1.4　外部中断（x′00500） 169

15.1.5　对齐调整异常事件（x′00600′） 169

15.1.6　整型对齐调整异常事件 170

15.1.7　程序异常事件（x′00700′） 170

15.1.8　浮点无效异常事件（x′00800′） 172

15.1.9　递减异常事件（x′00900′） 172

15.1.10　系统调用异常事件（x′00C00′） 173

15.1.11　单步异常事件（x′00D00′） 173

15.1.12　浮点帮助异常事件（x′00E00′） 173

15.2　小结 174

第十六章　Power PC 601 RISC处理器 175

16.1　Power PC 601处理器综述 176

16.2　601指令单元和分支处理单元 177

16.3　601整型单元（IU） 179

16.4　601浮点单元 180

16.5　601存储器管理单元（MMU）和高速缓存实现 181

16.6　601高速缓存实现 182

16.7　601存储器单元 183

16.8　601寄存器组 184

16.9　601指令集 185

16.10　601异常模式 186

16.11　601系统接口 187

16.12　硬件调试用的测试信号 188

16.13　小结 190

第十七章　Power PC 601 RISC处理器指令定时 193

17.1　601指令定时——综述 194

17.2　流水线描述 194

17.3　整型单元同步标记 198

17.4　分支分派 199

17.5　浮点分派 199

17.6　分派中的标记问题 199

17.7　分支流水线 200

17.8　整型流水线 200

17.9　整型执行阶段（IE） 201

17.10　整型流水线——ALU指令 202

17.11　整型ALU指令——整型比较阶段 203

17.12　整型算术指令定时 203

17.13　整型流水线——存储器访问指令 205

17.14　存储器访问指令——CARB阶段 206

17.15　存储器访问指令——高速缓存访问（CACC）阶段 206

17.16　存储器访问指令——缓冲阶段（ISB和FPSB） 206

17.17　存储器访问指令——读出写回阶段（IWL） 207

17.18　读出和写入指令——整型完成阶段（IC） 207

17.19　单寄存器读出指令定时 207

17.20　单寄存器整型写入指令定时 208

17.20.1　浮点流水线 209

17.20.2　浮点译码阶段（FD） 209

17.20.3　浮点乘阶段（FPM） 211

17.20.4　浮点加阶段（FPA） 211

17.20.5　浮点写回阶段（FWA和FWL） 211

17.20.6　浮点指令定时 211

17.20.7　浮点写入指令定时 212

17.20.8　单精度指令定时 212

17.20.9　双精度指令定时 213

17.21　小结 214

第十八章　Power PC 603 RISC处理器 215

18.1　603处理器对应低能耗环境进行的优化 215

18.2　指令单元和分支处理单元 217

18.3　603整型单元 218

18.4　603浮点单元 218

18.5　603读出／写入单元（LSU） 219

18.6　603系统寄存器单元（SRU） 219

18.7　603完成单元 219

18.8　603存储器管理单元（MMUs） 220

18.9　603高速缓存单元 220

18.10　603电源管理系统 221

18.11　603寄存器组 222

18.12　603指令集 222

18.13　603异常模式 223

18.14　603处理器总线接口 223

18.15　系统接口 224

18.16　603信号 225

18.17　小结 226