计算机系统设计 片上系统PDF电子书下载

第1章 系统方法简介 1

1.1 系统架构：概览 1

1.2 系统组件：处理器、存储器及互联 3

1.3 硬件和软件：可编程性与性能 4

1.4 处理器架构 5

1.4.1 处理器：功能的观点 7

1.4.2 处理器：架构的观点 7

1.5 内存与寻址 16

1.5.1 SoC内存实例 17

1.5.2 寻址：内存架构 18

1.5.3 SoC操作系统内存 19

1.6 系统级互联 20

1.6.1 基于总线方法 21

1.6.2 片上网络方法 21

1.7 SoC设计方法 22

1.7.1 需求与规范 22

1.7.2 设计迭代 23

1.8 系统架构及其复杂性 25

1.9 SoC产品经济及影响 26

1.9.1 影响产品成本的因素 26

1.9.2 给产品经济和技术复杂性建模：SoC课程 28

1.10 应对设计复杂性 28

1.10.1 购买IP 29

1.10.2 重构 30

1.11 总结 31

1.12 习题 31

第2章 芯片基础：时间、面积、功耗、可靠性和可配置性 33

2.1 引言 33

2.1.1 设计的权衡 33

2.1.2 需求和规格 35

2.2 周期 36

2.2.1 周期的定义 36

2.2.2 流水线优化 37

2.2.3 性能 39

2.3 芯片面积和成本 40

2.3.1 处理器面积 40

2.3.2 处理器单元 43

2.4 理想和实用尺寸 45

2.5 功耗 49

2.6 在处理器设计中面积-时间-功耗的权衡 51

2.6.1 工作站处理器 51

2.6.2 嵌入式处理器 52

2.7 可靠性 53

2.7.1 解决物理错误 53

2.7.2 错误检测和纠正 55

2.7.3 解决制造缺陷问题 58

2.7.4 存储和功能擦除 58

2.8 可配置性 58

2.8.1 为什么要可配置性设计 59

2.8.2 可配置器件的面积估计 60

2.9 总结 60

2.10 习题 61

第3章 处理器 63

3.1 引言 63

3.2 SoC处理器的选择 64

3.2.1 概述 64

3.2.2 实例：软处理器 66

3.2.3 实例：处理器核选择 67

3.3 处理器体系结构中的基本概念 68

3.3.1 指令集 68

3.3.2 一些指令集习惯 70

3.3.3 分支 70

3.3.4 中断和异常 71

3.4 处理器微体系结构的基本概念 72

3.5 指令处理的基本元素 74

3.5.1 指令译码器和互锁 75

3.5.2 旁路 76

3.5.3 执行单元 76

3.6 缓冲：让流水线延迟最小化 76

3.6.1 平均请求率缓冲 77

3.6.2 固定或最大请求率的缓冲设计 78

3.7 分支：减少分支的开销 78

3.7.1 分支目标获取：分支目标缓冲 81

3.7.2 分支预测 82

3.8 更健壮的处理器：矢量、超长指令字和超标量体系结构 85

3.9 矢量处理器和矢量指令扩展 85

3.9.1 矢量功能部件 86

3.10 超长指令字处理器 90

3.11 超标量处理器 91

3.11.1 数据相关 91

3.11.2 检测指令并行 93

3.11.3 一个简单的实现 94

3.11.4 乱序指令的状态保存 98

3.12 处理器的演变和两个实例 99

3.12.1 软核和固核处理器设计：IP形式的处理器 99

3.12.2 高性能定制处理器 100

3.13 总结 101

3.14 习题 101

第4章 片上系统和基于主板系统的存储设计 104

4.1 引言 104

4.2 概况 106

4.2.1 SoC外部存储：闪存 106

4.2.2 SoC内部存储器：放置点 107

4.2.3 存储器大小 108

4.3 暂存器和缓存 109

4.4 基础概念 109

4.5 缓存组织形式 111

4.6 缓存数据 113

4.7 写策略 114

4.8 失效替换策略 115

4.8.1 读取一行 116

4.8.2 行替换 116

4.8.3 缓存环境：系统、事务和多道程序的影响 116

4.9 其他类型的缓存 118

4.10 分离的指令缓存和数据缓存及代码密度的影响 118

4.11 多级缓存 119

4.11.1 缓存阵列大小的限制 119

4.11.2 评估多级缓存 119

4.11.3 逻辑包含 121

4.12 虚实转换 121

4.13 片上存储系统 123

4.14 片外（基于主板）存储系统 125

4.15 简单DRAM和存储阵列 126

4.15.1 SDRAM和DDR SDRAM 129

4.15.2 存储缓冲器 132

4.16 处理器-存储器交互简单模型 133

4.16.1 简单多处理器和存储器模型 133

4.16.2 Strecker-Ravi模型 134

4.16.3 交叉缓存 136

4.17 总结 136

4.18 习题 137

第5章 互联 140

5.1 引言 140

5.2 概述：互联结构 140

5.3 总线：基本结构 143

5.3.1 仲裁和协议 144

5.3.2 总线桥 144

5.3.3 物理总线结构 144

5.3.4 总线多样性 145

5.4 SoC总线标准 146

5.4.1 AMBA总线 146

5.4.2 CoreConnect总线 150

5.4.3 总线接口单元：总线套接字和总线封装 153

5.5 总线模型分析 156

5.5.1 竞争和共享总线 156

5.5.2 简单的总线模型：没有重新提交 156

5.5.3 重新提交的总线模型 157

5.5.4 使用总线模型：计算给定的占有率 157

5.5.5 总线事务的影响和竞争时间 158

5.6 超越总线：拥有交换互联的NoC 158

5.6.1 静态网络 160

5.6.2 动态网络 162

5.7 一些NoC交换的例子 165

5.7.1 直接网络的一个二维网格的实例 165

5.7.2 同步SoC的异步交叉互联（动态网络） 166

5.7.3 阻塞与不阻塞比较 167

5.8 分层结构和网络接口单元 167

5.8.1 NoC的分层结构 168

5.8.2 NoC和NIU的实例 169

5.8.3 总线与NoC比较 169

5.9 互联网络评估 170

5.9.1 静态网络与动态网络比较 170

5.9.2 网络比较：实例 172

5.10 总结 173

5.11 习题 174

第6章 定制与可配置性 176

6.1 引言 176

6.2 估算定制的有效性 177

6.3 SoC定制综述 178

6.4 定制指令处理器 180

6.4.1 处理器定制方法 181

6.4.2 架构描述 181

6.4.3 自动识别定制指令 183

6.5 重构技术 184

6.5.1 可重构的功能单元 185

6.5.2 重构互联 189

6.5.3 软件可配置处理器 190

6.6 可重构设备上的映射设计 192

6.7 特定实例设计 194

6.8 可定制软件处理器的一个实例 196

6.9 重构 200

6.9.1 重构的开销分析 200

6.9.2 平衡分析：重构的并行性 202

6.10 总结 206

6.11 习题 206

第7章 应用研究 209

7.1 引言 209

7.2 SoC设计方法 209

7.3 应用研究：AES 213

7.3.1 AES：算法及需求 213

7.3.2 AES：设计和评估 215

7.4 应用研究：三维图形处理器 217

7.4.1 分析：处理 217

7.4.2 分析：互联 220

7.4.3 原型技术 221

7.5 应用研究：图像压缩 223

7.5.1 JPEG压缩 223

7.5.2 实例：数字静态相机中的JPEG系统 225

7.6 应用研究：视频压缩 227

7.6.1 MPEG和H.26X视频压缩：需求 228

7.6.2 H.264加速：设计 231

7.7 未来的应用研究 235

7.7.1 MP3音频解码 235

7.7.2 IEEE 802.16软件定义无线电 237

7.8 总结 239

7.9 习题 240

第8章 展望：未来的挑战 242

8.1 引言 242

8.2 未来的系统：全自治片上系统 242

8.2.1 概述 242

8.2.2 技术 244

8.2.3 功耗 245

8.2.4 全自治片上系统的外形 246

8.2.5 计算机模型和存储 247

8.2.6 RF和激光通信 248

8.2.7 传感 250

8.2.8 动力、飞行及果蝇 252

8.3 未来的设计流程：自我优化和自我验证 253

8.3.1 动机 253

8.3.2 概述 253

8.3.3 部署前 255

8.3.4 部署后 258

8.3.5 规划和挑战 261

8.4 总结 262

附录 处理器评估工具 263

参考文献 265